JPS622627A - 半導体集積回路 - Google Patents

半導体集積回路

Info

Publication number
JPS622627A
JPS622627A JP60142122A JP14212285A JPS622627A JP S622627 A JPS622627 A JP S622627A JP 60142122 A JP60142122 A JP 60142122A JP 14212285 A JP14212285 A JP 14212285A JP S622627 A JPS622627 A JP S622627A
Authority
JP
Japan
Prior art keywords
circuit
frame terminal
circuits
terminal
pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP60142122A
Other languages
English (en)
Inventor
Takashi Koga
古賀　隆史
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP60142122A priority Critical patent/JPS622627A/ja
Publication of JPS622627A publication Critical patent/JPS622627A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W44/00—Electrical arrangements for controlling or matching impedance
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/075—Connecting or disconnecting of bond wires
    • H10W72/07551—Connecting or disconnecting of bond wires characterised by changes in properties of the bond wires during the connecting
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/541—Dispositions of bond wires
    • H10W72/547—Dispositions of multiple bond wires
    • H10W72/5473—Dispositions of multiple bond wires multiple bond wires connected to a common bond pad
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/931—Shapes of bond pads
    • H10W72/932—Plan-view shape, i.e. in top view
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink

Landscapes

  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 この発明は半導体集積回路に関する。
〔発明の技術的背景〕
半導体集積回路（以下、ＩＣと称する）のチッグ全・ゼ
ッケーノに実装する際、チップ上のパッドとパッケーゾ
のフレーム端子をボンディングワイヤを用いて接続し、
チップ上の回路とフレーム端子との間を電気的に接続し
ている。
この様子を第４図に示す。第４図に示すＩＣチップ１１
上のパッド１２と工Ｃ／母ツケーソのフレーム端子１３
との間の等何回路は、第５図に示すように、ノやラド１
２とフレーム端子１３との間に、インピーダンスＲａ、
ｓ　”ｗ　ｔ　”ｃ１’を百列罠挿入したものと考える
ことができる。ここで、Ｒｃｌ、Ｒｃ、′はそれぞれデ
ンディングワイヤ１４とノ譬ツド１２及びフレーム端子
１３との接触インピーダンスである。また、ＲＷはデン
ディングワイヤ１４のインピーダンスである。通常、ビ
ンディングワイヤ１４としては、直径数＋μｍ。
長さ数畷の金またはアルミニウムが用いられる。
このとき、接触インピーダンスＢ０４．　Ｒ，、’）！
ａ＋〜数百ｍΩとなシ、またデンディングワイヤ１４の
インピーダンスＲＷも同様に数十〜数百ｍΩの値をもつ
。したがって、・９ツド１２と端子１３間のインピーダ
ンスはｌｏｏｍΩ〜３００ｍΩ程度となる。
ところで、ＩＣにおいては、・ヤッケーノサイズの制約
等の点から、一般に１つのフレーム端子Ｊ３をＩＣチッ
プ上の複数の回路で共用するようになっている。
１つのフレーム端子１３を複数の回路で共用する際の従
来構成を第６図に示す０図示の如く、従来は、回路ｌ１
回路２で共用される／４’　ラド１２を設け、このパッ
ド１２ｔ″ボンデイングワイヤ１４を介してフレーム端
子１３に接続することによシ、回路１．回路２をフレー
ム端子１３に接続するものである。
〔背景技術の問題点〕
しかしながら、上記の如く、複数の回路で共用されるパ
ッド１２を介してこれら回路を１つのフレーム端子１３
ＰＣ接続する構成の場合、次のような問題がある。
以下、この問題を説明する。第６図の場合、ノクツド１
２とフレーム端子１３との間のインピーダンス（Ｒｃ、
＋ＲＷ＋ａＣ４’）４１各回路１１回路２の共通インピ
ーダンスとなる。このインピーダンス（Ｒｃ、＋Ｒｗ＋
Ｒｃ、′）は、上記の如く、１００ｍΩ〜３００ｍΩと
無視できない大きさをもつ。したがって、この共通イン
ビー、ダンスを介して各回路１、回路２間に信号の干渉
が生じ、回路動作が不安定となる。
例えば、第６図において、回路ｌ１回路２をそれぞれ高
利得増幅回路、高電力出力回路とし、フレーム端子１３
を′ＪＬ源用の端子とした場合、高電力出力回路２の大
きな信号′ｌｌ！流と共通インピーダンス（Ｒｃ、＋Ｒ
Ｗ十Ｒｃ、′）によって発生する電圧が高利得増幅回路
１の電源電圧をゆさぶり。
この回路１の動作を不安定にする。
このように、１つのフレーム端子１３を複数の回路で共
用する場合の問題は、電源供給用のフレーム端子１３以
外のフレーム端子１３′５ｒ：共用する場合も生じる。
〔発明の目的〕
この発明は上記の事情に対処すべくなされたもので、１
つのフレーム端子を複数の回路で共用する場合でありて
も、７レーム端子と・ゼットとの間のインピーダンスに
起因する各回路間の干渉が生じることがないＩＣを提供
することを目的とする。
〔発明の概要〕
この発明は、ＩＣＣタッグ上各回路に専用のパッドを設
け、各パッドを複数の回路で兼用されるフレーム端子に
ざンディングワイヤで接続することにより、フレーム端
子と各回路間に共通インピーダンスが発生しないようＫ
したものである。
〔発明の実施例〕
以下、図面ｔ−参照してこの発明の実施例を詳細に説明
する。
第１図は一実施例の構成を示す図である。図にふ・いて
、点線で囲んだ部分がＩＣチップ２１であり、その外側
がパッケーゾのフレームである。この例では、ＩＣチッ
プ２１上の複数の回路として、回路１２回路２の２つの
回路を示す。
また、フレーム端子としては電源用と接地用の２つの端
子２２．２３を示す。
回路１１回路２はそれぞれ専用の電源用パッド２４１，
２４２及び接地用パッド２４３゜２４４を有する。′各
電源用パッド２４　Ｊ　、　２４２と電源用フレーム端
子２２はそれぞれビンディングワイヤ２５１，２５２で
接続されている。
同様に、各接地用パッド２４３，２４４と接地用フレー
ム端子２３はそれぞれビンディングワイヤ２５３，２５
４で接続されている。
第１図の各・９ツドと各フレーム端子間の等何回路を第
２図に示す。第２図において、Ｒｃｎはノクツド２４ｎ
とｇンデングワイヤ２５ｍと（Ｄ接触インピーダンスで
あｊ’　、Ｒ（ｎ’はビンディングワイヤ２５ｎとフレ
ーム端子２２．；２３との接触インピーダンスであり５
Ｒｙｎはボンディングワイヤ２５ｎのインピーダンスで
ある。ただし、ｎ＝１，２．３ｓ４である。
第２図から明らかなように、回路１と回路２との間には
、共通インピーダンスは存在しない。
したがって、この実施例によれば回路１と回路　　　２
との間に信号の干渉が発生することがない。
第３図はこの発明の他の実施例の構成を示す図である。
第３図において、ＩＣチップ２６上に構成される回路は
、信号処理回路２７とその出力回路２８である。出力回
路２８はエミッタホロワトランジスタＱ１と定電流源Ｉ
ＩＫよって構成されている。この出力回路Ｑ、の出力は
、ＩＣ外部の負荷２に供給されるようＫなっている。
上記回路構成においては、トランゾスタＱ１のコレクタ
に信号電流が流れる。したがりて、信号処理回路２７、
出力回路２８それぞれに独立に専用の電源用・母ツド２
９１，２９２が設けられる。そして、これら・！ラド２
９１　、：１９２はそれぞれＲンディングワイヤ３０１
．３０２を介して電源用フレーム端子３１に接続されて
いる。
一万、上記信号１ｉｔＬは、トランゾスタＱ１のエミッ
タより出力用のパッド３２．メンディングワイヤ３３．
フレーム端子３４ｔ″介して負荷ＺＫ流れるので、接地
側には定電流しか流れない。したがって、接地用のパッ
ド３５は出力回路２８と信号処理回路２７で共用するこ
とができる。この／４’ツド３５はメンディングワイヤ
３６を介して接地用フレーム端子３７に接続されている
。
〔発明の効果〕
以上詳述したようにこの発明は、パッドとフレーム端子
との間のインピーダンスが共Ｍインピーダンスとして問
題になるような場合は、各回路に専用のパッドを設け、
それぞれ？ンディングワイヤを介して共通のクレーム端
子に接続するようにしたものである。したがって、この
発明によれば、各回路とこれらに共用されるフレーム端
子との間に共通インピーダンスが発生するのを防ぐこと
ができる。例えば、電源と接地間に大きな信号電流が流
れる回路と他の回路を同一チップ上Ｋｇ成した場合にも
、電源及び接地用のフレーム端子をそれぞれ１個として
も、回路間の干渉は起こらず、安定な動作が得られる。
【図面の簡単な説明】
第１図はこの発明の一実施例の構成を示す図、第２図は
第１図の等価回路図、第３図はこの発明の他の実施例の
構成を示す図、第４図はパッドとフレーム端子の接続構
成を示す図、第５図は第４図の等価回路図、第６図は１
つのフレーム端子を複数の回路で共用する従来構成を示
す図である。 ２１．２６・・・ＩＣチップ、２４１〜２４４゜２９１
　．２９２…パツド、２２，２３．３１・・・フレーム
端子、２５１〜２５４　、　Ｊ　０１　、３０２・・・
メンディングワイヤ。 出願人代理人　　弁理士　鈴　江　武　彦第１図 第２図 第３図 〉 第４囚 第５図 第６図

Claims (1)

  1. 【特許請求の範囲】 半導体集積回路チップ上に構成された複数の回路と、 この複数の回路で共用されるフレーム端子と、上記複数
    の回路それぞれに独立に設けられ、ボンデングワイヤを
    介して上記フレーム端子に接続されるパッドとを具備し
    た半導体集積回路。
JP60142122A 1985-06-28 1985-06-28 半導体集積回路 Pending JPS622627A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60142122A JPS622627A (ja) 1985-06-28 1985-06-28 半導体集積回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60142122A JPS622627A (ja) 1985-06-28 1985-06-28 半導体集積回路

Publications (1)

Publication Number Publication Date
JPS622627A true JPS622627A (ja) 1987-01-08

Family

ID=15307904

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60142122A Pending JPS622627A (ja) 1985-06-28 1985-06-28 半導体集積回路

Country Status (1)

Country Link
JP (1) JPS622627A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6362336A (ja) * 1986-09-03 1988-03-18 Nec Corp 半導体集積回路装置
JPH06346222A (ja) * 1993-04-23 1994-12-20 Degussa Ag 硬質かつ耐引掻性の、硼素を含有する表面層を備えた白金およびパラジウムからなる物品および硬化方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4950878A (ja) * 1972-09-18 1974-05-17

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4950878A (ja) * 1972-09-18 1974-05-17

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6362336A (ja) * 1986-09-03 1988-03-18 Nec Corp 半導体集積回路装置
JPH06346222A (ja) * 1993-04-23 1994-12-20 Degussa Ag 硬質かつ耐引掻性の、硼素を含有する表面層を備えた白金およびパラジウムからなる物品および硬化方法

Similar Documents

Publication Publication Date Title
JPH04307943A (ja) 半導体装置
JPH09120974A (ja) 半導体装置
JP3316409B2 (ja) 複数のｉｃチップを備えた半導体装置の構造
JPS6020524A (ja) 半導体集積回路装置
JPS6249635A (ja) 半導体装置
JP2522455B2 (ja) 半導体集積回路装置
JPH0770666B2 (ja) 集積回路装置実装パツケ−ジ
JPH0360050A (ja) 半導体装置
JPH0250623B2 (ja)
JPS6214689Y2 (ja)
JP3583022B2 (ja) 半導体装置
JPS6039254U (ja) 半導体集積回路装置
JPS6141249Y2 (ja)
JPS5899840U (ja) 半導体装置用パツケ−ジ
JPS6081852A (ja) 半導体装置
JPH1027863A (ja) 半導体装置
JPH06181280A (ja) 半導体集積回路装置
JPS61113267A (ja) 半導体装置
JPS59101447U (ja) 半導体装置
JPS60144253U (ja) 半導体装置
JPH02112242A (ja) 半導体装置
JPS58182511U (ja) 半導体集積回路
JPH04112561A (ja) 半導体素子
JPH01147852A (ja) ゲートアレイ
JPS6117745U (ja) Ｌｓｉパツケ−ジ