JPS6249635A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS6249635A JPS6249635A JP60190728A JP19072885A JPS6249635A JP S6249635 A JPS6249635 A JP S6249635A JP 60190728 A JP60190728 A JP 60190728A JP 19072885 A JP19072885 A JP 19072885A JP S6249635 A JPS6249635 A JP S6249635A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- semiconductor device
- lead frame
- potential
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/073—Connecting or disconnecting of die-attach connectors
- H10W72/07351—Connecting or disconnecting of die-attach connectors characterised by changes in properties of the die-attach connectors during connecting
- H10W72/07352—Connecting or disconnecting of die-attach connectors characterised by changes in properties of the die-attach connectors during connecting changes in structures or sizes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/30—Die-attach connectors
- H10W72/321—Structures or relative sizes of die-attach connectors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/531—Shapes of wire connectors
- H10W72/5363—Shapes of wire connectors the connected ends being wedge-shaped
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/851—Dispositions of multiple connectors or interconnections
- H10W72/874—On different surfaces
- H10W72/884—Die-attach connectors and bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
- H10W90/736—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked lead frame, conducting package substrate or heat sink
Landscapes
- Die Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、サーディツプケースを用いた半導体装置に関
する。
する。
従来の半導体装置では、チップの基板を特定の電位に保
つ為に、チップ上に基板まで達する穴をエツチングであ
けてコンタクトホールを作り、そのコンタクト部とサー
ディツプケースの特定端子を細線を用いて連結している
。
つ為に、チップ上に基板まで達する穴をエツチングであ
けてコンタクトホールを作り、そのコンタクト部とサー
ディツプケースの特定端子を細線を用いて連結している
。
半導体装置の安定動作においては、その基板電位が安定
していることが必要である。この電位が不安定だと動作
不良を起こしやすい。
していることが必要である。この電位が不安定だと動作
不良を起こしやすい。
この対策として前述のコンタクトホールをチップ全面に
わたって作ればいいのであるが、チップ表面上での配線
の引き廻し、チップ面積の増大を生じ現実的には不可能
である。
わたって作ればいいのであるが、チップ表面上での配線
の引き廻し、チップ面積の増大を生じ現実的には不可能
である。
従って従来の半導体装置は、基板電位の安定性が十分で
はないという欠点があった。
はないという欠点があった。
本発明の半導体装置は、ベース部にリードフレームをガ
ラスにより固定したサーディツプケースにおいて、前記
リードフレームのいずれかの外部端子と一体であるアイ
ランド部にチップの裏面をオーミック接合したことを特
徴とする。
ラスにより固定したサーディツプケースにおいて、前記
リードフレームのいずれかの外部端子と一体であるアイ
ランド部にチップの裏面をオーミック接合したことを特
徴とする。
次に本発明について図面を参照して説明する。
第1図は本発明の一実施例の断面図である。サーディツ
プケースのベース部1と、いずれかの外部端子とアイラ
ンド部3を一体化したリードフレーム2をガラス4をも
ちいて熱圧着させ固定する。
プケースのベース部1と、いずれかの外部端子とアイラ
ンド部3を一体化したリードフレーム2をガラス4をも
ちいて熱圧着させ固定する。
チップ5は、裏面を共晶合金7を用いてリードフレーム
2のアイランド部3とオーミック接合させる。したがっ
てアイランド部3と一体である外部端子を電源等に接続
することにより、チップ5の基板の電位を安定させるこ
とができる。
2のアイランド部3とオーミック接合させる。したがっ
てアイランド部3と一体である外部端子を電源等に接続
することにより、チップ5の基板の電位を安定させるこ
とができる。
チップ5に設けたコンタクトホール6は、アイランド部
3とつながっている特定端子と細線8を用いて結線する
ことによりチップ5の基板の電位を更に安定させ、安定
した半導体装置の動作を得ることができる。
3とつながっている特定端子と細線8を用いて結線する
ことによりチップ5の基板の電位を更に安定させ、安定
した半導体装置の動作を得ることができる。
以上説明したように本発明は、いずれかの外部端子と一
体なアイランド部にチップをオーミック接合することに
より、基板電位は常に外部端子の電位と同一に安定させ
ることができ、半導体装置を安定動作させることができ
る効果がある。
体なアイランド部にチップをオーミック接合することに
より、基板電位は常に外部端子の電位と同一に安定させ
ることができ、半導体装置を安定動作させることができ
る効果がある。
第1図は本発明の一実施例の断面図である。
1・・・ベース部、2・・・リードフレーム、3・・・
アイランド部、4・・・ガラス、5・・・チップ、6・
・・コンタクトホール、7・・・共晶合金、8・・・細
線。
アイランド部、4・・・ガラス、5・・・チップ、6・
・・コンタクトホール、7・・・共晶合金、8・・・細
線。
Claims (1)
- ベース部にリードフレームをガラスにより固定したサー
ディップケースにおいて、前記リードフレームのいずれ
かの外部端子と一体であるアイランド部にチップの裏面
をオーミック接合したことを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60190728A JPS6249635A (ja) | 1985-08-28 | 1985-08-28 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60190728A JPS6249635A (ja) | 1985-08-28 | 1985-08-28 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6249635A true JPS6249635A (ja) | 1987-03-04 |
Family
ID=16262810
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60190728A Pending JPS6249635A (ja) | 1985-08-28 | 1985-08-28 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6249635A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01182896A (ja) * | 1988-01-14 | 1989-07-20 | Yamaha Corp | 電子楽器の音域変換装置 |
| JPH0394596U (ja) * | 1990-01-18 | 1991-09-26 | ||
| JPH0394900U (ja) * | 1990-01-20 | 1991-09-27 | ||
| JPH03105100U (ja) * | 1990-02-15 | 1991-10-31 | ||
| JPH03115497U (ja) * | 1990-03-13 | 1991-11-28 | ||
| US6180862B1 (en) * | 1998-06-30 | 2001-01-30 | Yamaha Corporation | System and method for editing tone parameter by use of a communication network |
-
1985
- 1985-08-28 JP JP60190728A patent/JPS6249635A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01182896A (ja) * | 1988-01-14 | 1989-07-20 | Yamaha Corp | 電子楽器の音域変換装置 |
| JPH0394596U (ja) * | 1990-01-18 | 1991-09-26 | ||
| JPH0394900U (ja) * | 1990-01-20 | 1991-09-27 | ||
| JPH03105100U (ja) * | 1990-02-15 | 1991-10-31 | ||
| JPH03115497U (ja) * | 1990-03-13 | 1991-11-28 | ||
| US6180862B1 (en) * | 1998-06-30 | 2001-01-30 | Yamaha Corporation | System and method for editing tone parameter by use of a communication network |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| GB1240977A (en) | Improvements in or relating to semiconductor components | |
| JPS61172376A (ja) | 半導体装置 | |
| JPS6170746A (ja) | 半導体装置 | |
| JPH02112242A (ja) | 半導体装置 | |
| JPS6146736U (ja) | 半導体チツプの取付構造 | |
| JP2514430Y2 (ja) | ハイブリッドic | |
| JPS59145047U (ja) | 半導体装置 | |
| JPS6081852A (ja) | 半導体装置 | |
| JPS63104434A (ja) | 半導体装置 | |
| JPS60931U (ja) | 半導体装置 | |
| JPH0637234A (ja) | 半導体装置 | |
| JPH03190144A (ja) | テープキャリア方式の半導体装置 | |
| JPS60103860U (ja) | 半導体レ−ザ装置 | |
| JPS5858354U (ja) | 半導体装置用リ−ドフレ−ム | |
| JPH02246128A (ja) | フィルムキャリアを用いた重ね型半導体装置 | |
| JPS60144253U (ja) | 半導体装置 | |
| JPH01185932A (ja) | 半導体装置 | |
| JPS6081663U (ja) | ツインタイプ半導体装置 | |
| JPS58164240U (ja) | 半導体装置 | |
| JPS5899840U (ja) | 半導体装置用パツケ−ジ | |
| JPH0555562U (ja) | 半導体集積回路装置 | |
| JPS6052634U (ja) | 半導体装置 | |
| JPS59161664U (ja) | 半導体レ−ザ装置 | |
| JPS6122362U (ja) | 混成集積回路 | |
| JPH10340921A (ja) | 半導体装置 |