JPS62267979A

JPS62267979A - マルチトラツク形デイジタル磁気記録再生装置

Info

Publication number: JPS62267979A
Application number: JP11317986A
Authority: JP
Inventors: Chiaki Yamawaki; 千明山脇
Original assignee: Sharp Corp
Current assignee: Sharp Corp
Priority date: 1986-05-16
Filing date: 1986-05-16
Publication date: 1987-11-20
Anticipated expiration: 2010-11-15
Also published as: JPH07107775B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〈産業上の利用分野〉本発明は、ディジタル磁気記録再生方式、特に複数のト
ラックを有し、ＮビットのデータをＭビットの符号語に
変換する符号変調方式のマルチトラック形ディジタル磁
気記録再生装置において、復調に必要な符号同期信号（
以下シンボルクロックと呼ぶ）及びフレーム同期信号を
発生させる再生クロック信号発生回路及び復調回路の回
路構成に関するものである。

〈従来の技術〉近年、音声等のアナログ信号をディジタル信号に変換し
、さらに所定の変調方式で変調して、セルフクロック可
能なディジタル信号を生成し、これを磁気テープ等の磁
気記録媒体に記録し、また再生する装置が開発されてい
る。アナログ信号をディジタル信号に変換した場合、デ
ィジタル磁気記録再生装置は、従来のアナログ磁気記録
再生装置に比べて非常に広い周波数帯域を必要とする。

マルチトランク形ディジタル磁気記録再生装置は、ディ
ジタル信号を複数のトラックに分配して１トラック当り
の記録密度を低減するように配慮したものである。

第６図は従来のｎトラックのディジタル磁気記録再生装
置の再生側の概略構成を示すブロック図である。

第６図において、定電流源３１より磁気抵抗効果型素子
３２に一定電流を流し、磁気抵抗変化による電圧信号を
得る。コンデンサ３３は、定電流源３１の直流電流が増
幅回路３５側に流入するのを阻止するＤＣカットコンデ
ンサであり、また抵抗３４と組合わせてバイパスフィル
タを構成している。そして、増幅回路３５により必要な
レベルまで増幅して、増幅された信号を得る。その後、
等化器３６で再生信号特性は等化され、クロック同期に
よりデータと位相同期され、デコーダ３８でフレーム同
期により復調再生され、バッファメモリ４０に入り、各
トラックからの信号をマルチプレクサ４１によりマルチ
プレックスし、ディジタル信号処理回路４２に入力され
、誤り訂正等の信号処理を行ない、そしてＤ／Ａ変換器
４３にょってアナログ信号に変換し、アナログオーディ
オ信号として出力する。

なお、第６図において各ブロックの要素に付された符号
のうちの１　＝　ｎは各トラックに対応して付されたも
のである。

しかしながらこのように構成されたマルチトラック形デ
ィジタル磁気記録再生装置では、トラック数ｎが増すと
上記再生回路がｎ個必要となり、回路構成が非常に大き
くなる。このような複数トラックの再生系として極力回
路規模を減じるため、従来より、第７図に示すような時
分割処理を含むディジタル再生系が提案されている。

第７図において、増幅回路３５までの回路がｎトラック
の数だけ設けられ、各トラックから再生。

増幅された再生信号が、アナログマルチプレクサ４４に
入力され、これを時分割的に順次選択して出力する。す
なわち、アナログマルチプレクサ４４以降の回路は各ト
ラック間にて共有に使用されることとなる。

アナログマルチプレクサ４４で順次選択された再生信号
は、Ａ／Ｄ変換器４５によりディジタル信号に変換され
、ディジタル波形等化回路４６において、ディジタル的
に再生信号の歪、波形干渉を軽減するための波形等化を
行なう。波形等化されたディジタル信号はディジタルＰ
ＬＬ回路４７及び復調回路４８に入力され、再生クロッ
ク及び再生データを抽出する。なお、ディジタルＰＬＬ
回路４７は、例えば特開昭５９−９２４１０号公報等に
詳しく述べられており、説明を省略する。

こうして得られたトラック毎の再生データは、ディジタ
ル信号処理回路４２に入力され、誤り訂正等の信号処理
を行ない、その後Ｄ／Ａ変換器４３によってアナログ信
号に変換し、アナログオーディオ信号として出力する。

しかし、上記第７図に示した従来の構成にあっても、復
調回路４８の構成として、複数の各トラックに対応して
、それぞれシンボルクロック及びフレーム同期信号を発
生するためのカウンタを複数設ける必要があり、回路構
成が大規模になる問題点があった。

上記の問題点を解決するため、本発明者は先に複数のト
ラックを有し、ＮビットのデータをＭビットの符号語に
変換する符号変調方式のマルチトラック形ディジタル磁
気記録再生装置において、復調に必要なシンボルクロッ
ク及びフレーム同期信号を簡単な回路構成で得るように
した再生クロック発生装置を特願昭６０−２６６６８３
号「再生クロック発生装置」として提案している。

本発明者が先に提案した再生クロック発生装置は、一定
のブロックに分割してそのブロックごとに同期パターン
を付加するようなフォーマットを有し、Ｎビットのデー
タをＭビットの符号語に変換して伝送する符号変調方式
を用いたディジタル信号を有限の複数トラックに記録し
たマルチトラック形ディジタル磁気記録再生装置におい
て、各トラックに対応して設けられた第１のランチ手段
と、この第１のラッチ手段の記憶内容を各トラック信号
に応答して変化せしめる第１の加算手段と、上記の第１
のラッチ手段の記憶内容に応答して符号同期信号を出力
する手段と、各トラックに対応して設けられた第２のラ
ッチ手段と、この第２のラッチ手段の記憶内容を上記の
符号同期信号に応答して変化せしめる第２の加算手段と
、上記の第２のラッチ手段の記憶内容にもとずいて、フ
レーム同期信号を発生する手段とを備えるように構成し
たものであり、このような構成により、各トラックに対
応して設けられた第１のラッチ手段の記憶内容は対応す
るトラック信号に応じて第１の加算手段によって１＋１
”加算され、またこの第１のラッチ手段の記憶内容が所
定の値になったか否かが判定され、所定の値になったこ
とに応じて符号同期信号（シンボルクロック）が出力さ
れる。

また各トラックに対応して設けられた第２のラッチ手段
の記憶内容は対応する符号同期信号に応じて第２の加算
手段によって１＋１”加算され、またこの第２のラッチ
手段の記憶内容にもとずいてフレーム同期信号が出力さ
れる。

以下、図面を参照して本発明者が先に提案した装置の詳
細を説明する。

第４図は本発明者が先に提案した装置の要部詳細回路を
示すブロック図である。

第５図は本発明者が先に提案した装置及び後述する本発
明の実施されるマルチトラック形ディジタル磁気記録装
置で使用する磁気テープ上に記録する記録フォーマット
の例を示したものであり、ディジタル信号を一定のデー
タ毎に並列に分割して複数のトラックを構成し、各チャ
ンネルデータに同期パターン（以下５ＹＮＣと呼ぶ）を
付加して記録し、また５ＹＮＣから５ＹＮＣまで（ＰＪ
、下フレームと呼ぶ）は５ＹＮＣ，データ、及び誤り訂
正のためのパリティで構成されており、データは前述し
たＮビットのデータをＭビットの符号語に変換されたも
のでＭビットの符号語を以下ではシンボルと呼ぶ。した
がって本例ではトラック数２０トラツク、１フレーム３
０シンボルで構成した例を示したものである。

先の第７図に示した本発明者が先に提案した装置の適用
される時分割処理による再生回路においてディジタルＰ
ＬＬ回路４７は前述のように時分割処理をしているため
、このディジタルＰＬＬ回路４７からの出力データとし
ては１ビツトごとにデータとトラックナンバーが出力さ
れる。

ディジタルＰＬＬ回路４７から出力される時分割処理さ
れたクロックａ、データｂ、）ラックナンバーｃ（ｋビ
ット）はそれぞれ第４図における端子ＣＫ、ＤＡＴＡ及
びＴＲＵＣＫ　　Ｎｏ、　　に入力される。トラックナ
ンバーＣは本例ではに＝５ビットで例えばトラックナン
バー１．２，３．４〜２０をａｏｏｏｏｏ　”、’　０
０００１　”、”　０００１０　”　。

″０００１１　”、　〜”　１００１１　”ｃ！：表わ
す。コ（７）Ｉ−７／クナンバーによってディジタルＰ
ＬＬ回路４７から送られてくるデータを各トラックごと
に分配する。マルチプレクサ（ＭＰＸ）２１　（２１−
１〜２ｌ−ｎ）はクロックａ及びトラックナンバーＣを
入力してデータｂを各トラックごとに分配するためのク
ロックｄ（ａ−１〜ｄ−ｎ）を出力し、データｂはクロ
ックｄによって各トラックのＭビットシフトレジスタ２
２（２２−１〜２２−ｎ）に各トラック毎に分配して入
力される。Ｍビットシフトレジスタ２２（２２−１〜２
２−ｎ）の出力ｅ（ｅ−１〜ｅ−ｎ）は、各トラックに
分配してＭビットシフトレジスタ２２に入力されたデー
タをＭビットパラレルで出力したもので、同期パターン
（ＳＹＮＣ）の検出器２５とデコーダ３０に出力される
。

５ＹＮＣ検出器２５は第５図に示したフォーマットの同
期パターン（Ｓ　ＹＮＣ）を検出するもので、５ＹＮＣ
を検出すると５ＹＮＣ検出器２５より５ＹＮＣ検出信号
ｆが出力される。これは後述するシンボルクロック発生
器２３　（２３−１〜２３−ｎ）、フレームカウンター
発生器２４（２４−１〜２４−ｎ）のクリア信号となる
。シンボルクロック発生器２３（２３１〜２３−ｎ）は
Ｌビットのラッチとトライスディトで構成している。

ＬビットはＭビット符号語と関連して、例えばＭ＝ＩＱ
ビットであればＬ＝４ビットでよい。信号の流れをＭＰ
Ｘ２１−１により分配された信号【こついて説明すると
シンボルクロック発生器２３−１は、各トラックに分配
されたクロックｄ−１により制御され、Ｌビットのデー
タを出力し、出力されたＬビットのデータｈは加算器２
６をへて’＋１”　に加算され、再びシンボルクロック
発生器２３−１に入力される。このとき５ＹＮＣ検出器
２５により５ＹＮＣが検出されて、５ＹＮＣ検出器２５
より５ＹＮＣ検出信号ｆが出力されると、加算器２６は
クリアされ加算器２６の出力ｇは”ｏｏｏｏ”となりシ
ンボルクロック発生器２３−１に“”ｏｏｏｏ”がラッ
チされる。

次にＭビットシフトレジスタ２２−１にデータｂが入る
と、シンボルクロック発生器２３−１の出力りは”ｏｏ
ｏｏ”であり、この値に加算器２６で１＋１”　され、
この出力ｇは’０００１”となり再び、シンボルクロッ
ク発生器２３−１にラッチされる。Ｍビットシフトレジ
スタ２２−１にデータが入るたびに、順次加算され、例
えばＭ　＝　１０ビツトであれば信号りが”１００１”
となるまで加算される。信号りが”１００１”となると
シンボルクロックの検出回路２８が１００１”を検出し
てシンボルクロックｋを出力する。このシンボルクロッ
クにの出力は、加算器２６．加算器２７．及び次段ディ
ジタル信号処理回路（第７図４２）へ出力される。シン
ボルクロックには加算器２６にクリア信号として与えら
れ、加算器２６の出力であるｇは再び００００”となる
。またシンボルクロックには、Ｍビットシフトレジスタ
２２−１のＭビットデータ出力ｅ　−１がデコーダ３０
をへてＮビットデータに復調された復調データ１をラッ
チするクロックとなる。

フレームカウンター発生器２４−１はＱビットのラッチ
とトライスティトで構成されている。Ｑビットは本例の
ように１フレーム３０シンボルとするとＱ＝５ビットで
例えばフレームナンバー０゜１　、２　、　・、　２９
を’ｏｏｏｏｏ”、”００００１”。

”０００１０”、・　、”１１１０１”　　で表ｔ）ｆ
。フレームカウンター発生器２４−１は、シンボルクロ
ック発生器２３−Ｘと同様、クロックｄ−１により制御
されている。

加算器２７は加算器２６と同様に５ＹＮＣが５ＹＮＣ検
出器２５により検出され、５ＹＮＣ検出信号ｆが出力さ
れるとクリアされ、加算器２７出力ｉは“ｏｏｏｏｏ”
　となり、フレームカウンター発生器２４−１にラッチ
される。次にＭビットシフトレジスタ２２−１にデータ
が入ると、フレームカウンター発生器２４−１の出力ｊ
は”０ＱＱＱＯ’　が出力されて、加算器２７へ入る。

加算器２７は、シンボルクロック検出回路２８がシンボ
ルクロックｋを出力した時のみ“＋１”を加算するよう
に構成されており、それ以外は加算しない。すなわち１
シンボルごとに加算、動作を行なう。したがって上記の
時、加算器２７の出力ｉはｏｏｏｏｏ”　　がフレーム
カウンター発生器２４−１にラッチされる。このように
して、順次Ｍビットシフトレジスタ２２−１にデータが
入り、シンボルクロックｋが検出されるまて加算器２７
の出力ｉは”ｏｏｏｏｏ”　で、シンボルクロックｋが
検出されると加算器２７で“＋１　ｒｒ加算され、出力
ｉは”００００１”　　となる。以降シンボルクロック
ｋが検出されるごとに加算器２７は加算し、フレームカ
ウンター発生器２４−１の出力ｊは、本例では、”１１
１０１”　　まで増加する。フレームカランター検出回
路２９が”’１１１０１”　　を検出するとフレームカ
ウンター検出回路２９より出力ｎが出力され、加算器２
７はクリアーされ出力ｉは”０００００’　　（！：な
る。

また前述したシンボルクロックｋにより加算器２７の出
力であるフレームカウンタｉ及びトラックナンバーをラ
ッチすると、次段ディジタル信号処理回路へは、復調さ
れた復調データ１とトランクナンバーＣ及びフレームカ
ウンタｉを送ることができる。

なお、以との説明はＭＰＸ２１−１により分配された信
号について説明したが、ＭＰｘ２１−２〜ｎについても
同様である。

〈発明が解決しようとする問題点〉本発明者が先に提案した上記した装置によれば、複数の
トラックを有し、ＮビットのデータをＭビットの符号語
に変換する符号変換方式のマルチトラック形ディジタル
磁気記録再生装置において、復調に必要なシンボルクロ
ック及びフレーム同期信号を簡単な回路構成で得ること
が出来る。

しかし、Ｍビットシフトレジスタ２２−１−ｎと同期パ
ターン（ＳＹＮＣ）検出器２５及びデコーダ３０間の接
続配線において、Ｍビットシフトレジスタ２２−１〜ｎ
からＭビットのパスラインを導出する必要があり、また
パスラインとする関係から各Ｍビットシフトレジスタ２
２−１＝ｎはトライスティトあるいはそれに順する機能
を有するように構成する必要がある。また、同様にシン
ボルクロック発生器２３−１〜ｎと加算器２６の接続配
線及び、フレームカウンター発生器２４−１　＝　ｎと
加算器２７の接続配線において、それぞれＬビット及び
Ｑビットのパスラインが必要となっている。このような
多くのパスラインは、回路をＬＳＩ化する際にチップ面
積が増大することになり好ましくない。

本発明は、上記の点に鑑みて創案されたものであり、複
数のトラックを有し、ＮビットのデータをＭビットの符
号語に変換する符号変調方式のマルチトラック形ディジ
タル磁気記録再生装置において、復調に必要なシンボル
クロック及びフレーム同期信号を簡単な回路構成及び回
路接続で得るようにした再生クロック発生手段を備える
と共に、各トラックのＭビットのレジスタと復調器及び
同期パターン（ＳＹＮＣ）検出器との接続を簡単にした
構成の復調再生手段を備えたマルチトラック形ディジタ
ル磁気記録再生装置を提供することを目的としている。

〈問題点を解決するための手段〉上記の目的を達成するため、本発明は一定のブロックに
分割してそのブロックごとに同期パターンを付加するよ
うなフォーマットを有し、ＮビットのデータをＭビット
の符号語に変換して伝送する符号変調方式を用いたディ
ジタル信号を有限の複数トラックに記録したマルチトラ
ック形ディジタル磁気記録再生装置において、時分割処
理された再生符号〜２　−　　　　″−１゛゛′°　　　　　　復調再生を行なう手段と、各トラッ
クに対応して設けられた第１のラッチ手段、この第１の
ラッチ手段の記憶内容を各トラック信号に応答して変化
せしめる第１の加算手段、上記の第１のラッチ手段の記
憶内容に応答して符号同期信号を出力する手段、各トラ
ックに対応して設けられた第２のラッチ手段、この第２
のラッチ手段の記憶内容を上記の符号同期信号に応答し
て変化せしめる第２の加算手段、上記の第２のラッチ手
段の記憶内容にもとずいて、フレーム同期信号を発生す
る手段からなる再生クロック発生手段とを有し、上記の
第１のラッチ手段と第１の加算手段とをリング状の回路
構成とすると共に、上記の第２のラッチ手段と第２の加
算手段とをリング状の回路構成とするように成している
。

また、本発明の実施態様として、復調再生を行なう手段
を、各トラック数に応じたＭビットのレジスタとマルチ
プレフサをリング状の回路構成となすように構成してい
る。

く作用〉上記のような構成により、第１のランチ手段と第１の加
算器の配線及び第２のラッチ手段と第２の加算器の配線
が減少することになる。

〈実施例〉以下、図面を参照して本発明の一実施例を詳細に説明す
る。

第１図は、本発明の一実施例の要部詳細回路の構成を示
すブロック図である。

第１図において、１−１＝１−ｎはＭビットのデータラ
ッチ手段、２はマルチプレクサ（ＭＰＸ）、３−１〜３
−ｎはシンボルクロック発生手段、４は加算器、５はシ
ンボルクロック検出器、６−１〜６−ｎはフレームカウ
ンター発生手段、７は加算器、８はフレームカウンター
検出器、９はトラックナンバーカウンター、ｌＯはデコ
ーダ、１１は同期パターン（ＳＹＮＣ）検出器であり、
上記Ｍビットデータラッチ手段１−２．１−３゜１−４
　、＝ｉ−ｎ　、　１−１とマルチプレクサαＦＸ）２
、シンボルクロック発生手段３−２　、３−３　。

３−４．・・・３−ｎ、ａ−１と加算器４及びフレーム
カウンター発生手段６−２．６−３．６−４゜・・・６
−ｎ、６−１と加算器７はそれぞれリング状に接続され
ている。

第２図は第１図における二点鎖線で枠組みした部分ｌの
詳細構成例を示すブロック図である。

第３図は、第１図における入力信号（ＣＰ。

Ｄａｔａ、ＤＣＫ）等のタイミングチャートである。

先の第７図に示した本発明の適用される時分割処理によ
る再生回路において、ディジタルＰＬＬ回路４７は前述
のように時分割処理をしているため、このディジタルＰ
ＬＬ回路４７からの出力データとしてシステムクロック
０．データｂ、有効なデータを示すデータクロックＳ及
び第１トラツクのデータの位置を示す位置信号【が出力
され、この各出力信号はそれぞれ第１図における端子Ｃ
Ｐ　、Ｄａｔａ、ＤＣＫ及びＴＣに入力される。

この入力信号のタイミングチャートは、第３図に示した
通りであり、例えば（１）の部分ではトラックＡＩ、２
，４、（ＩＩ）の部分ではトラック魚２０，３，４、（
ＩＩＩ）の部分ではトラック＆ｌ。

２．３，５．６が有効なデータである。本例では前述し
たようにトラック数は２０トラツクであり、ＴＣはトラ
ック應が１のときを示している。

次に、第２図における信号の流れを説明すると、データ
ｂはマルチプレックス２に入力される。マルチプレック
ス２はデータクロック（ＤＣＫ）によってセレクトされ
、例えばデータクロック（ＩＩＸ）ＳがｔｔＨ″のとき
、Ｘ側に切換えられ、データクロックＳがＬ＃のとき、
Ｙ側に切換えられる。

即ち、データクロツタ（ＤＣＫ）がＩＩ　ＨＩＩのとき
はＭビットデータラッチ手段１−１のデータが１ビツト
シフトし、データクロック（Ｄ　ＣＫ　）　カＩＩ　Ｌ
　＃ｌのときはシフトしないでＭビットデータラッチ手
段１−２にラッチされる。例えば第３図ｆｉｌの領域の
場合ではデータＩＤＯがＭビットデータラッチ手段１−
２−１にラッチされ、次のシステムクロック（ｃｐ）で
は、データ２ＤＯがＭビットデータラッチ手段１−２−
１にラッチされ、Ｍビットデータラッチ手段１−２−１
にランチされていたデータＩＤＯはＭビットデータラッ
チ手段１−３−１にラッチされる。即ちリング状に接続
されたＭビットデータラッチ手段１−２〜ｌ−ｎ。

１−１及びマルチプレックス（Ｍ　Ｐ　Ｘ　）　２の循
環径路のうち、Ｍビットデータラッチ手段１−２→！−
３→・・・１−ｎ−＋１−１の間ではＭビットのデータ
がシステムクロック（ＣＰ）によってそれぞれ転送され
、Ｍビットデータラッチ手段１−１→マルチプレツクス
（ＭＰＸ）２→Ｍビットデータラッチ手段１−２の間で
は、データクロック（ＤＣＫ）がＨ”のときだすなわち
データが有効なときだけ、Ｍビットデータラッチ手段１
−１−１〜Ｉ−１−ｌ−１−（のデータはそれぞれ１ビ
ツトシフトされて、マルチプレックス（ＭＰＸ）２を介
してＭビットデータラッチ手段１−２−２〜１−２−Ｍ
にラッチされ、Ｍビットデータラッチ手段１−２−１に
はデータ（Ｄａｔａ）ｂがラッチされる。またデータが
有効でない場合、即ちデータクロツタ（ＤＣＫ）がｕ　
Ｉ、　＃のとき、Ｍビットデータラッチ手段１−１−１
〜１−１−Ｍのデータはシフトされずに、それぞれＭビ
ットデータラッチ手段］−２−１〜１−２−Ｍにラッチ
される。またＭビットデータラッチ手段１−２にラッチ
される各データ（Ｍビット）は、デコーダ１０及び同期
パターン検出器（ＳＹＮＣ）１１にパラレルに導出され
るように接続構成されている。

５ＹＮＣ検出器１１は第５図に示したフォーマットの同
期パターン（ＳＹＮＣ）を検出するもので、５ＹＮＣを
検出すると５ＹＮＣ検出器１１よｔ；５ＹＮＣ検出信号
ｆが出力される。これは後述するシンボルクロック発生
手段の加算器４及びフレームカウンター発生手段の加算
器７のクリア信号となる。シンボルクロック発生手段３
（３−１〜３−ｎ）はＬビットのラッチで構成している
。

ＬビットはＭビット符号語と関連して、例えばＭ＝＝１
０ビットであれば、Ｌ＝４ビットでよい。シンボルクロ
ック発生手段３−２．３−３．３−４゜・・・、３−ｎ
、３−１ではシステムクロック（ｃｐ）によって、Ｌビ
ットのデータがそれぞれシフトされる。またシンボルク
ロック発生手段３−１→加算器４→シンボルクロック発
生手段３−２の経路ではデータクロック（ＤＣＫ）がＩ
　Ｈ＃、即ち有効なデータ（１）ａｔａ）が入力された
ときだけ、シンボルクロック発生手段３−１より出力さ
れたＬビットのデータは加算器４で°’＋１”加算され
、シンボルクロック発生手段３−２に入力される。

このとき５ＹＮＣ検出器１１により５ＹＮＣが検出され
て、５ＹＮＣ検出信号ｆが出力されると、加算器４はク
リアされ、加算器４の出力Ｑ−２は”ｏｏｏｏ’″とな
り、シンボルクロック発生手段３−２に”ｏｏｏｏ”が
ラッチされる。このシンボルクロック発生手段３−２に
ラッチされたデータ＠ｏｏｏｏ”はシステムクロック（
ＣＰ）によって順次シンボルクロック発生手段３−２→
３−３→・・・→３−　ｎ→３−１とシフトされ、シス
テムクロック（ＣＰ）の（ｎ　−１）クロック目（本例
では１９クロツク目）でシンボルクロック発生手段３−
１にラッチされる。次のシステムクロック（ＣＰ）のと
きのデータクロック（ＤＣＫ）とデータ（Ｄａｔａ）は
、前の５ＹＮＣが検出されたときと同じトラックのデー
タクロック（ＤＣＫ）とデータ（Ｄａｔａ）であり、ブ
ータフ０７り（ＤＣＫ）が“Ｈ″であれば加算器４で”
＋１’加算され、加算器４の出力Ｑ−２は”０００１”
となり、再びシンボルクロック発生手段３−２にラッチ
される。

このようにして、同じトラックに有効ｆ！Ｄａｔａが入
力されるたびに順次加算され、例えばＭ＝１０ビットで
あれば、信号ｑ−１が”１００１’、かつデータクロツ
タ（ＤＣＫ）が′Ｈ”となるまで加算される。信号Ｑ−
１が＠１００１”で、かつデータクロック（ＤＣＫ）が
ｔ　Ｈｎとなると、シンボルクロック（ＤＣＫ）の検出
回路５カｇ”　１ｏｏｌ”及びデータクロック（ＤＣＫ
）の’Ｈ”を検出して、シンボルクロックｋを出力する
。このシンボルクロックにの出力は、加算器４．加算器
７．及び次段ディジタル信号処理回路（第７図４２）へ
出力される。シンボルクロックに′は加算器４１こクリ
ア信号として与えられ、加算器４の出力である信号ｑ−
２は再び“００００”みなる。またシンボルクロックに
は、デコーダｌＯの出力、即ちＮビットに復調された復
調データｌをラッチするクロックとなる。

フレームカウンター発生手段６−１〜５−　ｎはそれぞ
れＱビットのランチで構成されている。Ｑビットは本例
のように１フレーム３０シンボルとすると、Ｑ＝５ビッ
トで例えばフレームナンバー０．１，２．・・・、２９
を−ｏｏｏｏｏ”、’　００００１”。

”０００１０”、・・・、”１ｌｌＯＩ’で表わす。フ
レームカウンター発生手段６−１〜６ｎはシンボル！１
、　゛　　　− クロック発生手段３−１〜３−ｎと同様、システムクロ
ック（ＣＰ）によって、Ｑビットのデータが順次シフト
される。

加算器７は加算器４と同様に５ＹＮＣが５ＹＮＣ検出器
１１により検出され、５ＹＮＣ検出信号ｆが出力される
とクリアされ、加算器７の出力ｉは”ｏｏｏｏｏ”　　
となり、フレームカウンター発生手段６−２にラッチさ
れる。このフレームカウンター発生手段６−２にラッチ
されたデータ゛’ｏｏｏｏｏ″′はシステムクロック（
ＣＰ）により、順次フレームカウンター発生手段６−３
→６−４→・・・→６−ｎ→６−１とシフトされ、本例
番こおいてはシステムクロック（ＣＰ）の１９クロ７り
目でフレームカウンター発生手段６−１にラッチされる
。次のシステムクロック（Ｃ′Ｐ）では、データクロｙ
り（ＤＣＫ）とデータ（（）ａｔａ）は、前５ＹＮＣが
検出されたトラックのデータクロツタ（ＤＣＫ）とデー
タ（］）ａｔａ）であり、フレームカウンター発生手段
６−１の出力ｒ−１として”ｏｏｏｏｏ’が出力されて
、加算器７１こ入力される。加算器７はシンボルクロッ
ク検出回路５がシンボルクロックｋを出力したときのみ
、“＋１”　を加算するように構成されており、それ以
外は加算しない。即ちｌシンボル毎に加算動作を行なう
。したがって、上記のとき、加算器７の出力ｉは”ｏｏ
ｏｏｏ”　であり、この出力ｉがフレームカウンター発
生手段６−２にラッチされる。このようにして、同じト
ラックのシンボルクロックｋが検出されるまで加算器７
の出力ｒ　−２は“ｏｏｏｏｏ’　で、シンボルクロッ
クｋが検出されると、加算器７で゛＋１’加算され、出
力ｉは“’ｏｏｏｏビ′　となる。以降同じトラックの
シンボルクロックｋが検出される毎に加算器７は“ＩＩ
　ＩＩ　加算し、フレームカウンター発生手段６−１の
出力ｒ　−１は、本例では”１１１０１”　　まで増加
する。フレームカウンター検出回路８が’１１１０１”
　を検出するとフレームカウンター検出回路８より出力
ｎが出力され、加算器７はクリアーされ、出力ｉはｏｏ
ｏｏｏ”　　となる。

また前述したシンボルクロックには、加算器７の出力で
あるフレームカウンタｉ及びシステムクロックＣＰとト
ラックナンバーのｒｌＪを示す信号ＴＣにより、トラッ
クナンバーカウンター９で発生させたにビットのトラッ
クナンバーｃをラッチする。

このようにして、次段ディジタル信号処理回路（第７図
４２）へは、復調された復調データｅとトラックナンバ
ーＣ及びフレームカウンタｌを送ることが出来る。

〈発明の効果〉以上のように本発明においては、複数のトラックを有し
、ＮビットのデータをＭビットの符号語に変換する符号
変調方式のマルチトラック形ディジタル磁気記録再生装
置において、復調に必要な符号同期信号（シンボルクロ
ック）及びフレーム同期信号をラッチ手段と加算手段の
簡単な回路及び配線で構成することが出来る。

また、データの復調に必要なディジタルＰＬＬ回路から
のデータのラッチを簡単な回路及び配線で実現すること
が出来、その結果再生回路全体の構成を簡略化すること
ができ、ＬＳＩ化に適したものとなる。

【図面の簡単な説明】

第１図は本発明の一実施例における復調回路のブロック
構成を示す図、第２図は第１図における二点鎖線で枠組
みした部分ｌの詳細構成例を示すブロック図、第３図は
、第１図（こおける入力信号及びトラックナンバーＣの
タイミング波形を示す図、第４図は本発明者が先に提案
したマルチトラック形ディジタル磁気記録再生装置の復
調回路の構成を示すブロック図、第５図は本発明の一実
施例において用いられる記録フォーマット図、第６図は
従来の再生回路の構成を示すブロック図、第７図は本発
明の一実施例の適用される時分割処理！による再生回路の構成を示すブロック図である。１−１　＝　Ｉ　−ｎ・・・Ｍビットデータラッチ手段
、２−・−？　／ｌ／ｌブチクサ（Ｍ　Ｐ　Ｘ　）、３
−１〜３−　ｎ・・・シンボルクロック発生手段、４・
・・加算器、５・・・シンボルクロック検出器、６−１
〜６−　ｎ・・・フレームカウンター発生手段、７・・
・加算器、８・・・フレームカウンター検出器、９・・
・トラックナンバーカウンター、ＩＯ・・・デコーダ、
１１・・・同期パターン（ＳＹＮＣ）検出器、４２・・
・ディジタル信号処理回路。

Claims

【特許請求の範囲】１、一定のブロックに分割してそのブロックごとに同期
パターンを付加するようなフォーマットを有し、Ｎビッ
トのデータをＭビットの符号語に変換して伝送する符号
変調方式を用いたディジタル信号を有限の複数トラック
に記録したマルチトラック形ディジタル磁気記録再生装
置であって、時分割処理された再生符号の復調再生を行なう手段と、各トラックに対応して設けられた第１のラッチ手段、該第１のラッチ手段の記憶内容を各トラック信号に応答
して変化せしめる第１の加算手段、上記第１のラッチ手
段の記憶内容に応答して符号同期信号を出力する手段、各トラックに対応して設けられた第２のラッチ手段、該第２のラッチ手段の記憶内容を上記符号同期信号に応
答して変化せしめる第２の加算手段、上記第２のラッチ
手段の記憶内容にもとずいて、フレーム同期信号を発生
する手段、からなる再生クロック発生手段と、を有し、上記第１のラッチ手段と上記第１の加算手段とをリング
状の回路構成とすると共に、上記第２のラッチ手段と上記第２の加算手段とをリング
状の回路構成とするようになしたことを特徴とするマル
チトラック形ディジタル磁気記録再生装置。２、前記復調再生を行なう手段は、各トラック数に応じ
たＭビットのレジスタとマルチプレクサをリング状の回
路構成となして構成したことを特徴とする特許請求の範
囲第１項記載のマルチトラック形ディジタル磁気記録再
生装置。