JPS62271036A - インタフエ−ス制御装置 - Google Patents
インタフエ−ス制御装置Info
- Publication number
- JPS62271036A JPS62271036A JP11555086A JP11555086A JPS62271036A JP S62271036 A JPS62271036 A JP S62271036A JP 11555086 A JP11555086 A JP 11555086A JP 11555086 A JP11555086 A JP 11555086A JP S62271036 A JPS62271036 A JP S62271036A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- interface
- control signal
- con
- turned
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Information Transfer Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
３、発明の詳細な説明
〔産業上の利用分野〕
本発明は、周辺装置が接続されたチャネル装置のインタ
フェースの診断手段に関する。
フェースの診断手段に関する。
本発明は、チャネル装置のインタフェース部の診断手段
において、 擬似インタフェース入力信号を通常動作で用いるインタ
フェース制御部に入力し、また、この入力信号のタイミ
ングを自由に設定することにより、通常動作時に用いる
インタフェース制御部の診断が確実に行えるようにした
ものである。
において、 擬似インタフェース入力信号を通常動作で用いるインタ
フェース制御部に入力し、また、この入力信号のタイミ
ングを自由に設定することにより、通常動作時に用いる
インタフェース制御部の診断が確実に行えるようにした
ものである。
従来この種のインタフェースの診断はインタフェース制
御部にインタフェース制御信号の各々に対して通常動作
と診断動作との各々に対して制御回路を設けて行うか、
または出力インタフェース制御信号を入力インタフェー
ス制御信号に擬似的に対応づけこの信号を外部で折返し
て行っていた。
御部にインタフェース制御信号の各々に対して通常動作
と診断動作との各々に対して制御回路を設けて行うか、
または出力インタフェース制御信号を入力インタフェー
ス制御信号に擬似的に対応づけこの信号を外部で折返し
て行っていた。
このような従来のインタフェース診断方式のうち、通常
動作用信号と診断動作用信号との各々に対して回路を設
ける方式は動作モードが多数ある場合にハードウェア量
が増大し、かつ診断動作用に別の制御部を設けるので、
通常動作のインタフェース制御部を完全に診断すること
ができない欠点がある。
動作用信号と診断動作用信号との各々に対して回路を設
ける方式は動作モードが多数ある場合にハードウェア量
が増大し、かつ診断動作用に別の制御部を設けるので、
通常動作のインタフェース制御部を完全に診断すること
ができない欠点がある。
また、出力インタフェース信号を入力インタフェース信
号に折返す方式は診断用に新たに回路を設ける必要がな
いが、出力インタフェース信号を入力インタフェース信
号にうまく対応づけることができない場合が多く、また
タイミングが固定化される欠点がある。
号に折返す方式は診断用に新たに回路を設ける必要がな
いが、出力インタフェース信号を入力インタフェース信
号にうまく対応づけることができない場合が多く、また
タイミングが固定化される欠点がある。
本発明はこのような欠点を除去するもので、ハードウェ
ア量の増大を招くことなくかつ確実に自装置を診断でき
るインタフェース制御装置を提供することを目的とする
。
ア量の増大を招くことなくかつ確実に自装置を診断でき
るインタフェース制御装置を提供することを目的とする
。
本発明は、チャネル装置と周辺装置との間に介在するイ
ンタフェースに、この周辺装置から到来する第一制御信
号に基づいて第二制御信号を出力するインタフェース制
御装置において、上記インタフェースの動作モードを設
定する設定手段（２）と、第二制御信号にかかわるアド
レス信号によりあらかじめ格納された一つの第二制御信
号を擬似する制御信号を読出し、または、一つの第二制
御信号を擬似する制御信号にかかわるアドレス信号によ
りあらかじめ格納された他の第二制御信号を読出す記憶
手段（３）と、第二制御信号に基づいてこの記憶手段か
ら読出される制御信号に所望の遅延を与える遅延手段（
４，５）と、動作モードが診断モードのときに、この遅
延手段の出力を選択して自装置に与える選択手段（６）
とを備えたことを特徴とする。
ンタフェースに、この周辺装置から到来する第一制御信
号に基づいて第二制御信号を出力するインタフェース制
御装置において、上記インタフェースの動作モードを設
定する設定手段（２）と、第二制御信号にかかわるアド
レス信号によりあらかじめ格納された一つの第二制御信
号を擬似する制御信号を読出し、または、一つの第二制
御信号を擬似する制御信号にかかわるアドレス信号によ
りあらかじめ格納された他の第二制御信号を読出す記憶
手段（３）と、第二制御信号に基づいてこの記憶手段か
ら読出される制御信号に所望の遅延を与える遅延手段（
４，５）と、動作モードが診断モードのときに、この遅
延手段の出力を選択して自装置に与える選択手段（６）
とを備えたことを特徴とする。
設定手段に診断モードが設定されると、このモードに応
じたメモリ範囲が限定される。インタフェース制御部か
らＣＯＮ信号がオンになると記憶手段および遅延手段に
より所望の遅延後にＲ３−Ｃ０Ｎ信号の擬似信号が出力
され選択手段を経由してインタフェース制御装置に与え
られる。遅延手段により所定の時間にわたりこの擬似Ｒ
３−Ｃ０Ｎ信号は保持される一方この擬似Ｒ３−Ｃ０Ｎ
信号でＣＯＮ信号はオフにされる。また擬似Ｒ５−Ｃ０
Ｎ信号のオフは遅延手段によりＣＯＮ信号オフ後に所望
の遅延で行われる。同様の動作がインタフェース制御装
置の入出力制御信号について行われる。
じたメモリ範囲が限定される。インタフェース制御部か
らＣＯＮ信号がオンになると記憶手段および遅延手段に
より所望の遅延後にＲ３−Ｃ０Ｎ信号の擬似信号が出力
され選択手段を経由してインタフェース制御装置に与え
られる。遅延手段により所定の時間にわたりこの擬似Ｒ
３−Ｃ０Ｎ信号は保持される一方この擬似Ｒ３−Ｃ０Ｎ
信号でＣＯＮ信号はオフにされる。また擬似Ｒ５−Ｃ０
Ｎ信号のオフは遅延手段によりＣＯＮ信号オフ後に所望
の遅延で行われる。同様の動作がインタフェース制御装
置の入出力制御信号について行われる。
以下、本発明実施例装置を図面に基づいて説明する。
第１図は本発明実施例装置の構成を示すブロック構成図
である。第２図は本実施例で用いるインタフェースシー
ケンスを示すシーケンス図である。
である。第２図は本実施例で用いるインタフェースシー
ケンスを示すシーケンス図である。
この実施例装置は、第１図に示すように、通常動作のイ
ンタフェース信号の制御を行うインタフェース制御部ｌ
と、インタフェースのモードを設定するモード設定レジ
スタ２と、インタフェースの入出力信号をアドレスとし
て擬似インタフェース信号を出力する読出専用メモリ３
と、読出専用メモリ３の出力を保持するラッチ回路４お
よび５と、ラッチ回路４の出力信号と周辺装置から人力
インタフェース信号とを切換える選択回路６とを備える
。ここで、ランチ回路５は読出専用メモリ３のアドレス
の下位に入り、インタフェース出力信号の変化からイン
タフェースの入力信号を変化させる迄のプレイを制御す
るのに用いる。また、インタフェース上の信号ＣＯＮお
よびＤＣ−ＤＴＡは出力インタフェース信号を示し、ま
た信号Ｒ３−Ｃ０Ｎ、ＤＡ−ＤＴＡ、ＤＴＡ−ＥＮＡお
よびＲＥＱＬＩＥＳＴは入力インタフェース信号を示す
。
ンタフェース信号の制御を行うインタフェース制御部ｌ
と、インタフェースのモードを設定するモード設定レジ
スタ２と、インタフェースの入出力信号をアドレスとし
て擬似インタフェース信号を出力する読出専用メモリ３
と、読出専用メモリ３の出力を保持するラッチ回路４お
よび５と、ラッチ回路４の出力信号と周辺装置から人力
インタフェース信号とを切換える選択回路６とを備える
。ここで、ランチ回路５は読出専用メモリ３のアドレス
の下位に入り、インタフェース出力信号の変化からイン
タフェースの入力信号を変化させる迄のプレイを制御す
るのに用いる。また、インタフェース上の信号ＣＯＮお
よびＤＣ−ＤＴＡは出力インタフェース信号を示し、ま
た信号Ｒ３−Ｃ０Ｎ、ＤＡ−ＤＴＡ、ＤＴＡ−ＥＮＡお
よびＲＥＱＬＩＥＳＴは入力インタフェース信号を示す
。
次に、第１図および第２図を参照してこの実施例装置の
動作を説明する。インクフェース制御部ｌで診断の種類
およびコマンドの種類に応じて設定されるインタフェー
スの動作モードおよび診断モードが設定されると、続出
専用メモリ３はそのモードに応じたメモリ範囲（、Ｍｘ
ｘｘｘｘｘＤ）に限定される。ここで、Ｍはモードの種
類に応じたビット数を示し、Ｘは読出専用メモリ３に入
力されるインタフェース信号がオンのとき１になりまた
オフのときＯとなる。また、Ｄはインタフェース信号間
のプレイ値を示し、最大プレイ値に応じたビット数に設
定される。インタフェース制御部１からのＣＯＮ信号が
オンになると、続出専用メモリ３のアドレスはＭｌｏｏ
ＯＯＯＤになり、（Ｄの値）×（クロック周期）のプレ
イ後（すなわち１クロツク毎にアドレスが−１される）
Ｄ部が全０になったアドレスでＲ３−Ｃ０Ｎ信号に相当
する続出専用メモリ３の出力がオンになる。この擬似Ｒ
３−Ｃ０Ｎ信号が選択回路６を通って適当なプレイを持
ってインタフェース制御部１と読出専用メモリ３に供給
される。このときの続出専用メモリ３のアドレスはＭｌ
ｏｌｏｏｏＤであるが、Ｄ部が全ＯになるまでＲ３−Ｃ
０Ｎ信号出力はオンのまま保持するように続出専用メモ
リ３の内容は設定される。インタフェース制御部１はＲ
３−Ｃ０Ｎ信号オンによりＣＯＮ信号をオフにする。読
出専用メモリ３のアドレスはＭＯＯｌｏｏＯＤとなり、
Ｄ部を適当なプレイ値になるようにしておくことにより
Ｒ５−Ｃ０Ｎ信号のオフをＣＯＮ信号オフから適当なプ
レイで行う４とができる。同様にして第２図に示すシー
ケンスが実行される。
動作を説明する。インクフェース制御部ｌで診断の種類
およびコマンドの種類に応じて設定されるインタフェー
スの動作モードおよび診断モードが設定されると、続出
専用メモリ３はそのモードに応じたメモリ範囲（、Ｍｘ
ｘｘｘｘｘＤ）に限定される。ここで、Ｍはモードの種
類に応じたビット数を示し、Ｘは読出専用メモリ３に入
力されるインタフェース信号がオンのとき１になりまた
オフのときＯとなる。また、Ｄはインタフェース信号間
のプレイ値を示し、最大プレイ値に応じたビット数に設
定される。インタフェース制御部１からのＣＯＮ信号が
オンになると、続出専用メモリ３のアドレスはＭｌｏｏ
ＯＯＯＤになり、（Ｄの値）×（クロック周期）のプレ
イ後（すなわち１クロツク毎にアドレスが−１される）
Ｄ部が全０になったアドレスでＲ３−Ｃ０Ｎ信号に相当
する続出専用メモリ３の出力がオンになる。この擬似Ｒ
３−Ｃ０Ｎ信号が選択回路６を通って適当なプレイを持
ってインタフェース制御部１と読出専用メモリ３に供給
される。このときの続出専用メモリ３のアドレスはＭｌ
ｏｌｏｏｏＤであるが、Ｄ部が全ＯになるまでＲ３−Ｃ
０Ｎ信号出力はオンのまま保持するように続出専用メモ
リ３の内容は設定される。インタフェース制御部１はＲ
３−Ｃ０Ｎ信号オンによりＣＯＮ信号をオフにする。読
出専用メモリ３のアドレスはＭＯＯｌｏｏＯＤとなり、
Ｄ部を適当なプレイ値になるようにしておくことにより
Ｒ５−Ｃ０Ｎ信号のオフをＣＯＮ信号オフから適当なプ
レイで行う４とができる。同様にして第２図に示すシー
ケンスが実行される。
本発明は以上説明したように、インタフェース上の信号
に基づいて擬似インタフェース人力信号を生成し、それ
を通常動作のインタフェース制御部に入力し、また出力
信号の変化に基づいて入力信号の変化の遅延を自由に設
定可能にすることにより、通常動作時に用いるインタフ
ェース制御部の診断を確実に行える効果がある。
に基づいて擬似インタフェース人力信号を生成し、それ
を通常動作のインタフェース制御部に入力し、また出力
信号の変化に基づいて入力信号の変化の遅延を自由に設
定可能にすることにより、通常動作時に用いるインタフ
ェース制御部の診断を確実に行える効果がある。
第１図は本発明実施例装置の構成を示すブロック構成図
。 第２図は本発明は実施例装置の動作を示すシーケンス図
。 １・・・インタフェース制御部、２・・・モード設定レ
ジスタ、３・・・続出専用メモリ、４．５・・・ランチ
回路、６・・・選択回路。
。 第２図は本発明は実施例装置の動作を示すシーケンス図
。 １・・・インタフェース制御部、２・・・モード設定レ
ジスタ、３・・・続出専用メモリ、４．５・・・ランチ
回路、６・・・選択回路。
Claims (1)
- （１）チャネル装置と周辺装置との間に介在するインタ
フェースに、この周辺装置から到来する第一制御信号に
基づいて第二制御信号を出力するインタフェース制御装
置において、 上記インタフェースの動作モードを設定する設定手段（
２）と、 第二制御信号にかかわるアドレス信号によりあらかじめ
格納された一つの第二制御信号を擬似する制御信号を読
出し、または、一つの第二制御信号を擬似する制御信号
にかかわるアドレス信号によりあらかじめ格納された他
の第二制御信号を読出す記憶手段（３）と、 第二制御信号に基づいてこの記憶手段から読出される制
御信号に所望の遅延を与える遅延手段（４、５）と、 動作モードが診断モードのときに、この遅延手段の出力
を選択して自装置に与える選択手段（６）と を備えたことを特徴とするインタフェース制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11555086A JPS62271036A (ja) | 1986-05-19 | 1986-05-19 | インタフエ−ス制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11555086A JPS62271036A (ja) | 1986-05-19 | 1986-05-19 | インタフエ−ス制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62271036A true JPS62271036A (ja) | 1987-11-25 |
Family
ID=14665314
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11555086A Pending JPS62271036A (ja) | 1986-05-19 | 1986-05-19 | インタフエ−ス制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62271036A (ja) |
-
1986
- 1986-05-19 JP JP11555086A patent/JPS62271036A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5781558A (en) | Diagnostic memory access | |
| US5841968A (en) | Processor circuit with testing device | |
| JPH0769399B2 (ja) | Ｌｓｉテスト方式 | |
| JP4226108B2 (ja) | ディジタルシグナルプロセッサ及びプロセッサのセルフテスト方法 | |
| JP2760027B2 (ja) | Ｉ／ｏ装置 | |
| JP2806645B2 (ja) | スキャンパスエラー検出回路 | |
| JPS6314257A (ja) | インタフエ−ス診断方式 | |
| JPS581248A (ja) | インタロツク条件制御方式 | |
| JPH0751630Y2 (ja) | 二重化システム | |
| JP3315900B2 (ja) | ビルトインセルフテスト回路を備えた処理装置 | |
| JPS62140453A (ja) | 半導体集積回路装置 | |
| JPH0769400B2 (ja) | Ｌｓｉテスト方式 | |
| JPS6324330A (ja) | 試験容易化方式 | |
| JPS5857687A (ja) | メモリ書込パルス調整方式 | |
| JPS6045828B2 (ja) | マスクメモリ | |
| JPH0291586A (ja) | 集積回路装置 | |
| JPS63231282A (ja) | 半導体集積回路 | |
| JPS62293452A (ja) | メモリｉｃ診断回路 | |
| JPH05257790A (ja) | 集合パネル装置 | |
| JPH0944412A (ja) | メモリ試験回路 | |
| JPS6386046A (ja) | メモリ・セレクト方式 | |
| JPS6324329A (ja) | 試験容易化方式 | |
| JPH0514290B2 (ja) | ||
| JPS6292042A (ja) | 記憶装置 | |
| JPH01122099A (ja) | レジスタ制御方式 |