JPS622734B2 - - Google Patents

Description

【発明の詳細な説明】 本発明は無線通信機、特に局部発振器の機能を
拡大した無線通信機に関する。

従来、無線通信機たとえばトランシーバにおい
ては局部発振器（以下、本明細書において内部
VFOと記す）と、外部に別途設けた可変周波数
発振振器（以下、本明細書において外部VFOと
記す）とを使用して、たとえば内部VFOで受信
を外部VFOで送信を行なうように接続して１セ
ツトのトランシーバが２台のトランシーバである
ように使用する所謂たすきがけ運用を可能として
いる。

また内部VFOの発振周波数を外部VFOに移し
たり、外部VFOの発振周波数を内部VFOに移し
たりするものがあつた。

しかし上記の如き従来の通信機において内部
VFOと外部VFOとの周波数を交換することがで
きるものはなかつた。

本発明は上記にかんがみなされてたもので、
PLL周波数シンセサイザで構成した１つの局部発
振器で、実質上内部VFOおよび外部VFOと同様
に作用させかつ内部VFOと外部VFOの発振周波
数を交換させることができて、所謂たすきがけ運
用なども行ないやすくした無線通信機を提供する
ことを目的とするものである。

以下、本発明を実施例により説明する。

第１図は本発明の一実施例の要部のブロツク図
である。

第１図において１はPLL回路で構成した周波数
シンセサイザであつて、周波数シンセサイザ１は
外部からのプログラマブルデバイダへの分周信号
値によつてその出力周波数を設定するように構成
してあり、出力周波数はトランシーバの混合回路
へ局部発振器の出力に代つて入力する。２は書き
込み読み出し可能な記憶装置であつて予め周波数
シンセサイザ１が所定の周波数、たとえば1MHz
を出力させるプログラマブルデバイダの分周比が
記憶させてある。３はトランシーバのパネル面に
設けたVFOダイヤルの軸に定着したロータリー
エンコーダであり、VFOダイヤルの回動角度お
よび回動方向に対応したパルス出力を発する。４
は複数の記憶容量を有する書き込み読み出し可能
な記憶装置であり、トランシーバの送信、受信に
頻繁に使用をする周波数に対応する周波数シンセ
サイザ１の分周比を予め記憶させてある。

５は制御回路であつて、出力選択信号入力端子
６に印加する２値信号により制御回路５から周波
数シンセサイザ１のプログラマブルデバイダへ出
力する分周比設定信号を記憶装置２の記憶内容と
するか、端子１０に印加する信号により指定され
た記憶装置４のメモリチヤンネルの記憶内容とす
るかを設定され、またスイツチ７のオン時には記
憶装置２の記憶内容を、端子１０に印加された信
にて指定された記憶装置４のメモリチヤンネルに
記憶させ（MIN機能）、スイツチ８のオン時には
端子１０に印加された信号にて指定された記憶装
置４内のメモリチヤンネルの記憶内容を記憶装置
２に記憶させ（MR機能）、スイツチ９のオン時
には端子１０に印加された信号にて指定された記
憶装置４内のメモリチヤンネルの記憶内容と記憶
装置２の記憶内容とを、たとえば制御回路５内に
設けたバツフアレジスタを介して交換する
（CHENG機能）ように構成する。

制御回路５、記憶装置２および４はマイクロコ
ンピユータによつて実現できる。この場合は、記
憶装置２と４とのメモリチヤンネルとを分別し
て、一つの記憶装置で構成してもよい。

以上の如く構成した本実施例において、まず端
子６に高電位入力を印加し、記憶装置２の記憶内
容が周波数シンセサイザ１に出力される。周波数
シンセサイザ１のプログラマブルデバイダは、ロ
ータリーエンコーダ３を回転することによつて変
化する出力パルス数に従つて、制御回路５から出
力される分周比設定信号が設定されるようになつ
ている。

いま、VFOダイヤルを回動させたときは、記
憶装置２の記憶内容にVFOダイヤルの回動角に
対応したロータリーエンコーダ３の出力パルス数
が、VFOダイヤルの回動方向に従つて加えら
れ、または減ぜられる。

ここで端子６に高電位入力を印加すると、記憶
装置２の記憶内容が周波数シンセサイザ１に出力
されて周波数シンセサイザ１のプログラマブルデ
バイダの分周比を設定する。そこで周波数シンセ
サイザ１はこの分周比に対応した局部発振周波数
を出力する。また、端子６に高電位入力を印加し
たままVFOダイヤルを回動すれば、その回動角
に対応してプログラマブルデバイダの分周比が変
化して行く。

この変化はVFOダイヤルの回動方向により増
加または減少する。

端子６を低電圧入力に切り替えれば、端子１０
の入力信号により設定した記憶装置４のメモリチ
ヤンネル内の記憶内容が周波数シンセサイザ１に
入力され、そのプログラマブルデバイダの分周比
が設定される。またスイツチ７をオン状態にすれ
ば端子１０の入力で指定された記憶装置４のメモ
リチヤンネル内に記憶回路２の記憶内容が記憶さ
れる。またスイツチ８をオン状態にすれば端子１
０の入力で指定された記憶装置４のメモリチヤン
ネルに記憶されている記憶内容が記憶装置２に記
憶される。またスイツチ９をオン状態にすれば端
子１０の入力で指定されたメモリチヤンネル内の
記憶内容と記憶装置２の記憶内容とが交換され
る。

ここで本実施例を設けたトランシーバの運用に
ついて説明する。

いま、記憶装置２の記憶内容により或る周波数
でトランシーバを受信運用中において、たすきが
け運用をしようとした場合、まず前記運用中の周
波数に対応するプログラマブルデバイダの分周比
すなわち記憶装置２の記憶内容をスイツチ７をオ
ン状態にすることにより記憶装置４に記憶し、つ
いでVFOダイヤルの操作により記憶装置２の記
憶内容を変化させて送信周波数に対応する分周比
に設定する。その后スイツチ９をオン状態にする
ことにより記憶装置２の内容と、記憶装置４の前
記記憶させた記憶装置２の内容とを交換する。そ
こで端子６に入力する信号の切替により、記憶装
置２の記憶内容の分周比で受信を、入れ替えられ
た記憶装置４の記憶内容の分周比で送信を行なえ
ばもとの運用周波数で受信が、また新しく設定し
た分周比に対応する周波数で送信することができ
る。また上記した交換を行なわないときは、記憶
装置４の新しく記憶した分周比に対応する周波数
で受信が、記憶装置２の新しく設定した分周比に
対応する周波数で送信が行なえる。しかし通常は
記憶装置２側を受信にすることが多い。

また、記憶装置４の記憶内容を出力して送信ま
たは受信の運用するときは端子６で記憶装置４側
を制御回路５の出力とすればよい。この場合、記
憶装置４に記憶した分周比から少し離れた値の分
周比で設定したいときは、スイツチ８をオン状態
にして記憶装置４の記憶内容を記憶装置２に転送
して記憶装置２の記憶内容をVFOダイヤルで所
定値だけ変更して、送信または受信すればよい。
この場合、記憶装置２の前の記憶内容は破壊され
るが、記憶装置４の記憶内容は保存しておくこと
ができる。

また記憶装置２の記憶内容の分周比で送信また
は受信運用中に、記憶装置４側による運用に変更
したい場合には、スイツチ９をオン状態にして、
記憶装置２の記憶内容と記憶装置４の記憶内容と
を交換すればよく記憶装置２の記憶内容は記憶装
置４に残しての運用が可能である。

さらに記憶装置４の特定のメモリチヤンネルの
記憶内容を変更させず保護する方式（この方式を
プライオリテイ方式ともいう）が付けられると
き、普通の記憶内容Ａとプライオリテイの付いた
記憶内容Ｍとを交換して、記憶内容Ａを保護した
いときはプライオリテイを解除して、記憶内容Ａ
と記憶装置２の内容とを交換し、ついで記憶装置
２の内容と記憶内容Ｍとを交換し、さらについで
記憶装置２の内容と記憶内容Ａの位置に入れた内
容とを交換すれば、記憶装置２の内容は元のまま
で、記憶内容ＡとＭとが交換され、再びプライオ
リテイを付加すればよい。

以上の説明から明らかな如く本実施例によれ
ば、PLL回路からなる周波数シンセサイザ１が１
つで従来の内部VFOと外部VFOの２つが存在し
ている場合と全く同一の運用を行なうことができ
る。また、この場合本実施例においてスイツチ
７，８，９の３つのスイツチの動作を組合せて使
用するこにより周波数制御を早く多機能にわたつ
て行なうことができる。

つぎに本発明の他の実施例について説明する。

第２図は本発明の他の実施例の要部のブロツク
図である。なお第２図においては簡単のために、
複数の導体からなるバスラインも単線で表示し２
本斜線を施してその旨示してある。

１１は切換スイツチであつて、所謂たすきがけ
運用を選択する切換スイツチ１１―１と、送信、
受信を切替える切替スイツチ１１―２および１１
―３とからなつており、１２はロータリーエンコ
ーダ３の出力で内容が増減するレジスタであり、
第１図の実施例の記憶装置２に対応する。１４―
４，１４―２…１４―ｎはレジスタであり、第１
図の実施例の記憶装置４に対応し、スイツチ１９
によりその１つが選択される。１５，１６はそれ
ぞれレジスタ１２の内容、レジスタ１４―ｉ（ｉ
は１，２、…またはｎ）の内容をそれぞれ各別に
一時保存するラツチであり、１７および１８はレ
ジスタ１２とスイツチ１９の共通接点との間に双
方向バスを形成するためのトライステートゲート
である。

なお１は周波数シンセサイザであり、各レジス
タ１２，１４―１，１４―２…１４―ｎには第１
図に示した如くそれぞれ所定の周波数シンセサイ
ザ１のプログラマブルデバイダの分周比の設定デ
ータが収納してある。

いま、切換スイツチ１１―１の共通接点が接点
Ａに接触ているときは切換スイツチ１９で選択し
たレジスタ１４―ｉの内容で送信時および受信時
にかかわらず分周比が設定され、接点Ｄにあると
きは同様にレジスタ１２の内容で送信時および受
信時にかかわらず分周比が設定される。また切換
スイツチ１１―２および１１―３は送信時それぞ
れの共通接点がＥおよびＧ側と接触するように、
受信時にはＦおよびＨ側び接触するように切換
る。

切換スイツチ１１―１の共通接点が接点Ｂに接
触しているときは、送信時レジスタ１２の内で、
受信時はレジスタ１４―ｉの内容で分周比が設定
され、接点Ｃに接触しているときは、送信時はレ
ジスタ１４―ｉの内容で受信時はレジスタ１２の
内容で分周比が設定される。

そこでまたレジスタ１２および１４―ｉの出力
時期はそれぞれのレジスタへのタイミング信号で
制御し、レジスタ１２の内容とレジスタ１４―ｉ
の内容の転送、交換はラツチ１５，１６，トライ
ステートゲート１７，１８のＩ，Ｊ，Ｋ，Ｌ端子
に与えるタイミング信号を制御することで行なわ
れる。

そこで本実施例の場合の作用も第１図に示した
場合と同様に作用させるこができるためその詳細
な説明は省略する。

以上説明した如く、本発明によれば、PLL周波
数シンセサイザのプログラムデバイダの分周比設
定データを記憶しかつ外部設定手段により該デー
タを変化させることができる第１のメモリと、前
記プログラムデバイダの分周比設定データを記憶
させた複数の第２のメモリとを備えた選択的に第
１のメモリーの記憶内容または選択した第２のメ
モリーの記憶内容を前記プログラムデバイダに出
力させると共に第１のメモリーの記憶内容と選択
した第２のメモリーの記憶内容との間の記憶内容
の転送および交換を行なつてPLL周波数シンセサ
イザの発振周波数を変化させることができるた
め、VFOで運用中にメモリ運用に変更したい場
合、第１のメモリと第２のメモリの記憶内容を交
換することにより、VFOの運用時の分周比を第
２のメモリに残して、メモリ運用を可能とした
り、第２のメモリ内にプライオリテイが付けられ
ている場合にもVFOの運用時の分周比は元のま
まで第２のメモリ内の普通の記憶内容とプライオ
リテイの付いた記憶内容とを交換すること等が可
能となる。その他、実質的に１つの局部発振器
で、従来２台のVFOを必要とした、所謂たすき
がけ運用など多機能な運用が行なえる。

【図面の簡単な説明】

第１図は本発明の一実施例の要部のブロツク
図。第２図は本発明の他の実施例の要部のブロツ
ク図。 １…周波数シンセサイザ、２および４…記憶装
置、３…ロータリエンコーダ、５…制御回路、１
１および１９…切替スイツチ、１２，１４―１，
１４―２，…１４―ｎ…レジスタ、１５および１
６…ラツチ、１７および１８…トライステートゲ
ート。

Claims (1)

【特許請求の範囲】
1. 無線通信機の局部発振器を構成するPLL周波数
   シンセサイザと、該PLL周波数シンセサイザのプ
   ログラマブルデバイダの分周比設定データを記憶
   させた第１のメモリーと、前記プログラマブルデ
   バイダの分周比設定データを記憶させた複数の第
   ２のメモリーと、前記第１のメモリーの記憶デー
   タを外部設定手段により変化させ、選択的に第１
   のメモリーの記憶データまたは設定した第２のメ
   モリーの記憶データを前記プログラマブルデバイ
   ダに出力させると共に第１のメモリーの記憶デー
   タと選定した第２のメモリーの記憶データとの交
   換、および第１のメモリーと第２のメモリーとの
   間で記憶データの転送をするための制御手段とを
   備えたことを特徴とする無線通信機。