JPS62274351A - アドレス変換方法および装置 - Google Patents
アドレス変換方法および装置Info
- Publication number
- JPS62274351A JPS62274351A JP61117290A JP11729086A JPS62274351A JP S62274351 A JPS62274351 A JP S62274351A JP 61117290 A JP61117290 A JP 61117290A JP 11729086 A JP11729086 A JP 11729086A JP S62274351 A JPS62274351 A JP S62274351A
- Authority
- JP
- Japan
- Prior art keywords
- address
- segment
- real
- page
- virtual
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Memory System Of A Hierarchy Structure (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
３、発明の詳細な説明
〔産業上の利用分野〕
本発明は、仮想記憶装置を備える計算機システムに係り
、特に実記憶装置を有効に利用するのに好適なアドレス
変換方式に関する。
、特に実記憶装置を有効に利用するのに好適なアドレス
変換方式に関する。
（従来の技術〕
従来のアドレス変換方式は、セグメントテーブルおよび
ページテーブルの２つのアドレス変換テーブルにより、
仮想アドレスから実アドレスへの変換を行うものであっ
た。〔例えばマニュアルｒＨＩＴＡＣＭシリーズ処理装
置（日立製作所−）Ｍ／ＥＡモードＪ ８０８０−２−
０８３ ｐ ｐ、４７〜５３〕この方式は、実記憶の効
率的な利用に対して特に優れており１例えば、参照され
る可能性の薄いページはページテーブルの実ページ不在
ビットをオンにすることにより、動的に実ページを実記
憶装置から削除可能とし、さらに、参照する可能性の薄
いセグメントに対しては、セグメントテーブルのセグメ
ント不在ビットをオンにすることにより、動的にページ
テーブルを実記憶から削除可能としている。
ページテーブルの２つのアドレス変換テーブルにより、
仮想アドレスから実アドレスへの変換を行うものであっ
た。〔例えばマニュアルｒＨＩＴＡＣＭシリーズ処理装
置（日立製作所−）Ｍ／ＥＡモードＪ ８０８０−２−
０８３ ｐ ｐ、４７〜５３〕この方式は、実記憶の効
率的な利用に対して特に優れており１例えば、参照され
る可能性の薄いページはページテーブルの実ページ不在
ビットをオンにすることにより、動的に実ページを実記
憶装置から削除可能とし、さらに、参照する可能性の薄
いセグメントに対しては、セグメントテーブルのセグメ
ント不在ビットをオンにすることにより、動的にページ
テーブルを実記憶から削除可能としている。
ところが、近年ハードウェアおよび計算機アーキテクチ
ャの発達により実記憶装置の容量および仮想記憶装置の
容量は飛躍的に増大する傾向にあり、これに対してペー
ジサイズは従来のままであるため、記憶装置の管理オー
バヘッドは急激に増加する。管理オーバヘッドにはペー
ジ数の増加によるメモリのオーバヘッドと検索等による
プロセッサ時間のオーバヘッドがある。ページサイズの
決定は、ページサイズの拡大に伴う断片化によるメモリ
オーバヘッドの増加と管理オーバヘッドの軽減を加味し
て行うべきであり、メモリの増加に比例してページサイ
ズを拡大することが望ましい。
ャの発達により実記憶装置の容量および仮想記憶装置の
容量は飛躍的に増大する傾向にあり、これに対してペー
ジサイズは従来のままであるため、記憶装置の管理オー
バヘッドは急激に増加する。管理オーバヘッドにはペー
ジ数の増加によるメモリのオーバヘッドと検索等による
プロセッサ時間のオーバヘッドがある。ページサイズの
決定は、ページサイズの拡大に伴う断片化によるメモリ
オーバヘッドの増加と管理オーバヘッドの軽減を加味し
て行うべきであり、メモリの増加に比例してページサイ
ズを拡大することが望ましい。
しかし、既存のソフトウェア、特にオペレーティング・
システムの互換性を考慮すると、ページテーブルの拡大
を行うのは容易ではない。このため。
システムの互換性を考慮すると、ページテーブルの拡大
を行うのは容易ではない。このため。
従来の互換性を維持しつつ、しかもページサイズの拡張
を行うことによって管理オーバヘッドを削減する必要が
あった。
を行うことによって管理オーバヘッドを削減する必要が
あった。
本発明の目的は、特定のセグメントに対しては、セグメ
ントテーブルのみをアドレス変換テーブルとして使用し
、ページテーブルを省略することによって実記憶装置の
有効利用を図り、ジョブの多重度およびシステムのスル
ープットを向上させることにある。
ントテーブルのみをアドレス変換テーブルとして使用し
、ページテーブルを省略することによって実記憶装置の
有効利用を図り、ジョブの多重度およびシステムのスル
ープットを向上させることにある。
近年のハードウェアおよびアーキテクチャの発展により
実記憶、仮想記憶の容量は数ＧＢ（ギガバイト： Ｇｉ
ｇａ Ｂｙｔａ ）から数１００ＧＢまで拡張する傾向
にある。これに伴い計算機利用者の要求する記憶容量も
数１００ＭＢから数ＧＢ程度に広がることが予想される
。ところが、従来の小さなページサイズでは、記憶管理
のオーバヘッドは、膨大なものになる。さらに、巨大な
記憶領域を要求するジョブに対してページ単位のメモリ
割り付けを行っていたのでは、変換テーブルに要するメ
モリオーバヘッドは巨大なものとなる。
実記憶、仮想記憶の容量は数ＧＢ（ギガバイト： Ｇｉ
ｇａ Ｂｙｔａ ）から数１００ＧＢまで拡張する傾向
にある。これに伴い計算機利用者の要求する記憶容量も
数１００ＭＢから数ＧＢ程度に広がることが予想される
。ところが、従来の小さなページサイズでは、記憶管理
のオーバヘッドは、膨大なものになる。さらに、巨大な
記憶領域を要求するジョブに対してページ単位のメモリ
割り付けを行っていたのでは、変換テーブルに要するメ
モリオーバヘッドは巨大なものとなる。
そこで、セグメントテーブルから直接実アドレスを生成
し、ページテーブルの無駄を省くものが、本発明である
。但し、上記の記憶割り当てを必要とするのは特別なジ
ョブだけであり、しかも、ジョブに固有な領域のみであ
る。他の領域はシステムが利用する。プログラムの互換
性、実現の容易さを考慮すると、ページを単位とする従
来のアドレス変換と、本発明によるセグメント単位のア
ドレス変換の両方を同時に扱う必要がある。そこで。
し、ページテーブルの無駄を省くものが、本発明である
。但し、上記の記憶割り当てを必要とするのは特別なジ
ョブだけであり、しかも、ジョブに固有な領域のみであ
る。他の領域はシステムが利用する。プログラムの互換
性、実現の容易さを考慮すると、ページを単位とする従
来のアドレス変換と、本発明によるセグメント単位のア
ドレス変換の両方を同時に扱う必要がある。そこで。
セグメント単位に両変換方式を切り換えられるように、
セグメントテーブルエントリにページテーブルを使用し
ない旨を表すＥビットを設けることにする。アドレス変
換時に、仮想アドレスに対応したセグメントテーブルエ
ントリ内のＥビットがオンならば、セグメントテーブル
エントリ内のアドレスと、セグメント内変位から実アド
レスを生成する。Ｅビットがオフならばセグメントテー
ブルエントリ内のアドレスを従来通りページテーブルの
先頭アドレスとみなして、仮想アドレスに対 ′応し
たページテーブルエントリを求め、当該エントリ内のア
ドレスとページ内変位から実アドレスを生成する。この
ように、同一の仮想記憶空間においてもページを割り当
ての単位とする領域とセグメントを割り当ての単位とす
る領域を、ジョブに対して提供することが１本発明の特
徴である。
セグメントテーブルエントリにページテーブルを使用し
ない旨を表すＥビットを設けることにする。アドレス変
換時に、仮想アドレスに対応したセグメントテーブルエ
ントリ内のＥビットがオンならば、セグメントテーブル
エントリ内のアドレスと、セグメント内変位から実アド
レスを生成する。Ｅビットがオフならばセグメントテー
ブルエントリ内のアドレスを従来通りページテーブルの
先頭アドレスとみなして、仮想アドレスに対 ′応し
たページテーブルエントリを求め、当該エントリ内のア
ドレスとページ内変位から実アドレスを生成する。この
ように、同一の仮想記憶空間においてもページを割り当
ての単位とする領域とセグメントを割り当ての単位とす
る領域を、ジョブに対して提供することが１本発明の特
徴である。
本発明によれば、セグ４ントサイズの連続する実記憶装
置を割り描てる場合、ページテーブルが不要となるので
、実記憶装置を有効に利用することができ、ジョブの多
重度およびシステムのスループットを向上させることが
できる。
置を割り描てる場合、ページテーブルが不要となるので
、実記憶装置を有効に利用することができ、ジョブの多
重度およびシステムのスループットを向上させることが
できる。
以下図面に従って本発明の詳細な説明する。第３図は１
本発明の計算機システムにおける位置付けを表したもの
である。命令実行時ＣＰＵｌ０は命令アドレスまたはオ
ペランド・アドレスを論理アドレス・レジスタＬＡＲＩ
Ｉにセットする。このアドレスは動的アドレス変換機構
ＤＡＴ２０により実アドレスに変換し、このアドレスを
実記憶制御装置５ＣＵ３０に送ることにより、実記憶装
置１Ｍ５４０より対応するデータを得る。
本発明の計算機システムにおける位置付けを表したもの
である。命令実行時ＣＰＵｌ０は命令アドレスまたはオ
ペランド・アドレスを論理アドレス・レジスタＬＡＲＩ
Ｉにセットする。このアドレスは動的アドレス変換機構
ＤＡＴ２０により実アドレスに変換し、このアドレスを
実記憶制御装置５ＣＵ３０に送ることにより、実記憶装
置１Ｍ５４０より対応するデータを得る。
ＤＡＴ２０は一般にアドレス変換テーブルによるアドレ
ス変換機構２２と変換の高速化を目的とした連想記憶装
置ｉ！ＴＬＢ２１からなる０本発明はこのＤＡＴに関す
るものである。
ス変換機構２２と変換の高速化を目的とした連想記憶装
置ｉ！ＴＬＢ２１からなる０本発明はこのＤＡＴに関す
るものである。
第２図は仮想記憶装置ｉ！ｖＳ５０と実記憶装置ＭＳ４
０および両者の対応付けを行うアドレス変換テーブルに
ついて示したものである。アドレス変換テーブルは、当
該仮想記憶空間のセグメントテーブルを指すセグメント
テーブルオリジン・レジスタ５ＴＯＲ１２とセグメント
テーブル５ＧＴ２２１およびセグメントテーブルのエン
トリが指すページテーブルＰＧＴ ２２２からなる。５
ＧＴ２２１のエントリにはセグメント単位のアドレス変
換を行うか否かの情報を表すＥビットを設ける。Ｅビッ
トが０（オフ）のときは、従来のページテーブルを索引
するページの単位のアドレス変換を行い、Ｅビットが１
（オン）のときには、ページテーブルを使わず直接Ｍ
Ｓ４０の実セグメント４１にマツピングする。これによ
り、Ｅピットがオンであるセグメントのページテーブル
を省略できる。変換テーブルはＭＳ４０上に置かれるた
め１本発明により実記憶装置のオーバヘッドを軽減でき
る。
０および両者の対応付けを行うアドレス変換テーブルに
ついて示したものである。アドレス変換テーブルは、当
該仮想記憶空間のセグメントテーブルを指すセグメント
テーブルオリジン・レジスタ５ＴＯＲ１２とセグメント
テーブル５ＧＴ２２１およびセグメントテーブルのエン
トリが指すページテーブルＰＧＴ ２２２からなる。５
ＧＴ２２１のエントリにはセグメント単位のアドレス変
換を行うか否かの情報を表すＥビットを設ける。Ｅビッ
トが０（オフ）のときは、従来のページテーブルを索引
するページの単位のアドレス変換を行い、Ｅビットが１
（オン）のときには、ページテーブルを使わず直接Ｍ
Ｓ４０の実セグメント４１にマツピングする。これによ
り、Ｅピットがオンであるセグメントのページテーブル
を省略できる。変換テーブルはＭＳ４０上に置かれるた
め１本発明により実記憶装置のオーバヘッドを軽減でき
る。
さらに、アドレス変換テーブルは１度しか参照しないた
め、変換に要する処理オーバヘッドを減少できる。
め、変換に要する処理オーバヘッドを減少できる。
次に、アドレス変換テーブルによるアドレス変換方式に
ついて説明する。第６図は、アドレス変換に必要なレジ
スタを、第１図は変換の流れを示したものである。論理
アドレスはＬＡＲにセットされるが、セグメント単位に
変換するときと、ページ単位に変換するときとでは、そ
のフィールドの意味が異なる。第６図（ａ）はページを
変換の単位としたときのＬＡＲフィールドの意味である
。
ついて説明する。第６図は、アドレス変換に必要なレジ
スタを、第１図は変換の流れを示したものである。論理
アドレスはＬＡＲにセットされるが、セグメント単位に
変換するときと、ページ単位に変換するときとでは、そ
のフィールドの意味が異なる。第６図（ａ）はページを
変換の単位としたときのＬＡＲフィールドの意味である
。
ＬＡＲの上位からセグメント番号Ｓ＃１１１．ページ番
号Ｐ＃１１２およびページ内変位ＤＰ１１３の各フィー
ルドに分かれている。一方、セグメントを単位とすると
きのＬＡＲフィールドは同図（ａ′）のようになり、そ
の意味は、最上位はセグメント番号であり、下位はセグ
メント内変位ＤＳ１１４である。セグメントテーブルエ
ントリは同図（ｃ）に示すようなフィールドを持ち、ペ
ージテーブルアドレスＰＧＴＡ２２１− ａとＥビット
２２１−ｂからなる。また、ページテーブルエントリ同
図（ｄ）は、実ページアドレスＲＰＧＡ ２２２−ａを
持つ。
号Ｐ＃１１２およびページ内変位ＤＰ１１３の各フィー
ルドに分かれている。一方、セグメントを単位とすると
きのＬＡＲフィールドは同図（ａ′）のようになり、そ
の意味は、最上位はセグメント番号であり、下位はセグ
メント内変位ＤＳ１１４である。セグメントテーブルエ
ントリは同図（ｃ）に示すようなフィールドを持ち、ペ
ージテーブルアドレスＰＧＴＡ２２１− ａとＥビット
２２１−ｂからなる。また、ページテーブルエントリ同
図（ｄ）は、実ページアドレスＲＰＧＡ ２２２−ａを
持つ。
次に、アドレス変換の流れについて第１図に示す、アド
レス変換を行う要求が発生したとき、まず、２２３−ａ
において５ＴＯＲ１２からセグメントテーブルの先頭ア
ドレスを求め、これにＳ＃１１１を加えることにより、
対応するセグメントテーブルエントリの実アドレスを求
める。この実アドレスを５ＣＵ３０に与えることにより
、セグメントテーブルエントリを求める０次に２２３−
ｂにおいてセグメントテーブルエントリのＥビットを調
べ、０（オフ）ならば２２３−ｃの処理を行う。
レス変換を行う要求が発生したとき、まず、２２３−ａ
において５ＴＯＲ１２からセグメントテーブルの先頭ア
ドレスを求め、これにＳ＃１１１を加えることにより、
対応するセグメントテーブルエントリの実アドレスを求
める。この実アドレスを５ＣＵ３０に与えることにより
、セグメントテーブルエントリを求める０次に２２３−
ｂにおいてセグメントテーブルエントリのＥビットを調
べ、０（オフ）ならば２２３−ｃの処理を行う。
２２３−ｃでは、ページ単位のアドレス変換を行うため
、ＰＧＴＡ２２１− ａとＰ＃１１２を加えることによ
り、対応するページテーブルエントリの実アドレスを求
める。このアドレスを５ＣＵ３０に与えることにより、
ページテーブルエントリを求める。そして、２２３−ｄ
においてＲＰＧＡ２２２−ａとＤＰを加えることにより
実アドレスを求める。
、ＰＧＴＡ２２１− ａとＰ＃１１２を加えることによ
り、対応するページテーブルエントリの実アドレスを求
める。このアドレスを５ＣＵ３０に与えることにより、
ページテーブルエントリを求める。そして、２２３−ｄ
においてＲＰＧＡ２２２−ａとＤＰを加えることにより
実アドレスを求める。
一方２２３−ｂの処理においてＥビットが１（オン）な
らば、２２３−ｅの処理を行う、２２３−ｅでは、セグ
メントテーブルエントリのＰＧＴＡ２２１−ａとセグメ
ント内変位ＤＳ１１４を加えることにより実アドレスを
求める。
らば、２２３−ｅの処理を行う、２２３−ｅでは、セグ
メントテーブルエントリのＰＧＴＡ２２１−ａとセグメ
ント内変位ＤＳ１１４を加えることにより実アドレスを
求める。
次に、ＥビットをサポートするためのＴＬＢの構成につ
いて説明する。第４図は、ＥビットサポートするＴＬＢ
の構成の一例を示したものである。
いて説明する。第４図は、ＥビットサポートするＴＬＢ
の構成の一例を示したものである。
ＴＬＢ２１は５ＴＯＲ１２と論理アドレスＬＡＲのセグ
メント番号Ｓ＃とページ番号Ｐ＃を入力することにより
、実アドレスＲＡを出力する。ＴＬＢの各エントリには
Ｅビットを設けておく、ＴＬＢ索引時、Ｅビットが０（
オフ）ならば論理積回路２１１−ｂがアクティブとなり
、ページ内変位ＤＰが加算器２１２への入力となりＴＬ
Ｂの出力であるＲＡが加えられ１．実アドレスが生成さ
れる。
メント番号Ｓ＃とページ番号Ｐ＃を入力することにより
、実アドレスＲＡを出力する。ＴＬＢの各エントリには
Ｅビットを設けておく、ＴＬＢ索引時、Ｅビットが０（
オフ）ならば論理積回路２１１−ｂがアクティブとなり
、ページ内変位ＤＰが加算器２１２への入力となりＴＬ
Ｂの出力であるＲＡが加えられ１．実アドレスが生成さ
れる。
一方Ｅビットが１ （オン）のとき、論理積回路２１１
− ａがアクティブとなり、論理アドレスのＰ＃とＤＰ
フィールド、即ちセグメント内変位が加算器２１２への
入力となり、ＴＬＢの出力であるＲＡと加えられ実アド
レスが生成される。
− ａがアクティブとなり、論理アドレスのＰ＃とＤＰ
フィールド、即ちセグメント内変位が加算器２１２への
入力となり、ＴＬＢの出力であるＲＡと加えられ実アド
レスが生成される。
ＴＬＢに対応するエントリがない場合は、変換テーブル
によるアドレス変換要求２３がオンとなり、上述した変
換テーブルによるアドレス変換が行われる。この変換が
終了すると、セグメントテーブルエントリとページテー
ブルエントリの情報をＴＬＢにセットする。実アドレス
フィールドには、Ｅビットが０（オフ）ノときには、Ｒ
ＰＧＡ２２２−ａを、１ （オン）のときには、ＰＧＴ
Ａ２２１− ａをセットする。
によるアドレス変換要求２３がオンとなり、上述した変
換テーブルによるアドレス変換が行われる。この変換が
終了すると、セグメントテーブルエントリとページテー
ブルエントリの情報をＴＬＢにセットする。実アドレス
フィールドには、Ｅビットが０（オフ）ノときには、Ｒ
ＰＧＡ２２２−ａを、１ （オン）のときには、ＰＧＴ
Ａ２２１− ａをセットする。
ところで、第４図に示したＴＬＢの構成ではエントリが
ページ単位であるため、セグメント単位の割り当てにお
いても、無駄にエントリが使われてしまう、そこで、セ
グメント単位とページ単位の２つのＴＬＢを設けること
によりこの問題を解決する。第５図は、このＴＬＢの構
成を示したものである。ＴＬＢ２１−ａはエントリがペ
ージ単位であり、またＴＬＢ２１−ｂはエントリがセグ
メント単位である。ＴＬＢ２１−ａの入力は、５ＴＯＲ
２と論理アドレス１１のセグメント番号Ｓ＃とページ番
号Ｐ＃であり、出力ＲＡは実ページアドレスである。入
力とマツチしたエントリがあった場合、ＴＬＢ２１−ａ
の出力ＲＡとページ内変位ＤＰは、加算器２１２−ａの
入力となり実アドレスが生成される。
ページ単位であるため、セグメント単位の割り当てにお
いても、無駄にエントリが使われてしまう、そこで、セ
グメント単位とページ単位の２つのＴＬＢを設けること
によりこの問題を解決する。第５図は、このＴＬＢの構
成を示したものである。ＴＬＢ２１−ａはエントリがペ
ージ単位であり、またＴＬＢ２１−ｂはエントリがセグ
メント単位である。ＴＬＢ２１−ａの入力は、５ＴＯＲ
２と論理アドレス１１のセグメント番号Ｓ＃とページ番
号Ｐ＃であり、出力ＲＡは実ページアドレスである。入
力とマツチしたエントリがあった場合、ＴＬＢ２１−ａ
の出力ＲＡとページ内変位ＤＰは、加算器２１２−ａの
入力となり実アドレスが生成される。
一方、ＴＬＢ２１−ｂのエントリとマツチした入力があ
った場合は、ＴＬＢ２１−ｂの出力ＲＡと論理アドレス
ＬＡＲＩＩのＰ＃とＤＰフィールド、即ちセグメント内
変位は、加算器２１２−ｂへの入力となり、実アドレス
が生成される。
った場合は、ＴＬＢ２１−ｂの出力ＲＡと論理アドレス
ＬＡＲＩＩのＰ＃とＤＰフィールド、即ちセグメント内
変位は、加算器２１２−ｂへの入力となり、実アドレス
が生成される。
いずれのＴＬＢにもマツチしない論理アドレスがあった
場合には、論理積回路２３１がオンとなりアドレス変換
テーブルによる変換要求２３をオンとする。アドレス変
換テーブルによる変換は上述したとうりである。この変
換の完了後、セグメントテーブルエントリとページテー
ブルエントリの情報をＴＬＢにセットする。ただし、Ｅ
ビットが１（オン）である場合には、論理積回路２４１
−すがオンとなり、ＴＬＢ２１−ｂだけに情報がセット
される。また、ＥビットがＯ（オフ）の場合には、論理
積回路２４１−ａがオンとなり、ＴＬＢ２１−ａだげに
情報がセットされる。このようにすることにより９両方
のＴＬＢのエントリに重複がないことを保証する。
場合には、論理積回路２３１がオンとなりアドレス変換
テーブルによる変換要求２３をオンとする。アドレス変
換テーブルによる変換は上述したとうりである。この変
換の完了後、セグメントテーブルエントリとページテー
ブルエントリの情報をＴＬＢにセットする。ただし、Ｅ
ビットが１（オン）である場合には、論理積回路２４１
−すがオンとなり、ＴＬＢ２１−ｂだけに情報がセット
される。また、ＥビットがＯ（オフ）の場合には、論理
積回路２４１−ａがオンとなり、ＴＬＢ２１−ａだげに
情報がセットされる。このようにすることにより９両方
のＴＬＢのエントリに重複がないことを保証する。
本発明によれば、セグメントサイズの連続する実記憶装
置を割り当てる場合、ページテーブルが不要となるので
、実記憶装置を有効に利用することができ、ジョブの多
重度およびシステムのスループットを向上させる効果が
ある。
置を割り当てる場合、ページテーブルが不要となるので
、実記憶装置を有効に利用することができ、ジョブの多
重度およびシステムのスループットを向上させる効果が
ある。
ページテーブルの削除による効果を以下に説明する。セ
グメントの大きさをＩＭＢ、ページの大きさを４ＫＢ、
１ページテーブルエントリの大きさを１６Ｂとすれば、
１セグメントあたり４ＫＢのページテーブルが必要とな
る。いま、ジョブの仮想記憶領域をＳ （ＭＢ）ジョブ
の多重度をｎ、実記憶装置の大きさをＭ （ＭＢ）とし
、簡単化のためページング、スワツピングは無視とする
とすれば、（Ｓ／２５６＋Ｓ） ・ｎ＝Ｍ、即ち５−
ｎ＝２５６／２５７・Ｍとなる。ページテーブルがなけ
れば、Ｓ−ｎ＝Ｍとなるので、本発明によりＭ／２５７
の大きさの実記憶装置が有効利用できる。即ち１Ｍが２
５７ＧＢの大きさであれば、ＩＧＢの仮想記憶領域を持
つジョブを実記憶装置上に１つ置くことが可能となる。
グメントの大きさをＩＭＢ、ページの大きさを４ＫＢ、
１ページテーブルエントリの大きさを１６Ｂとすれば、
１セグメントあたり４ＫＢのページテーブルが必要とな
る。いま、ジョブの仮想記憶領域をＳ （ＭＢ）ジョブ
の多重度をｎ、実記憶装置の大きさをＭ （ＭＢ）とし
、簡単化のためページング、スワツピングは無視とする
とすれば、（Ｓ／２５６＋Ｓ） ・ｎ＝Ｍ、即ち５−
ｎ＝２５６／２５７・Ｍとなる。ページテーブルがなけ
れば、Ｓ−ｎ＝Ｍとなるので、本発明によりＭ／２５７
の大きさの実記憶装置が有効利用できる。即ち１Ｍが２
５７ＧＢの大きさであれば、ＩＧＢの仮想記憶領域を持
つジョブを実記憶装置上に１つ置くことが可能となる。
実記憶装置の大きさＭは今後飛躍的に拡大することが予
想されるため、本発明による実記憶装置の有効利用はジ
ョブの多重度、システムのスループット向上の効果は大
きくなる。
想されるため、本発明による実記憶装置の有効利用はジ
ョブの多重度、システムのスループット向上の効果は大
きくなる。
第１図は本発明の変換方式の一実施例を示す処理フロー
図、第２図はアドレス変換テーブルの構成図、第３図は
本発明の位置づけを説明するブロック図、第４図、第５
図はＥビットをサポートしたＴＬＢの構成例を示すブロ
ック図、第６図はアドレス変換に必要とされるレジスタ
の内容を例示する説明図である。 １０・・・ＣＰＵ、１１・・・論理アドレスレジスタ、
１２・・・セグメントテーブルオリジン、２０・・・動
的アドレス変換機構、２１・・・ＴＬＢ、２２・・・変
換テーブルによるアドレス変換、３０・・・記憶制御装
置、４０・・・実記憶装置、５０・・・仮想記憶装置、
４１・・・実セグメント、４２・・・実ページ、５１・
・・仮想セグメント、５２・・・仮想ページ、２２１・
・・セグメント五 １ 図 ２２１−１１− ２２１−ｂ ＺＺＺ−／
’１冨 Ｚ ■ ￥ ３ 図 第 ４ 図
図、第２図はアドレス変換テーブルの構成図、第３図は
本発明の位置づけを説明するブロック図、第４図、第５
図はＥビットをサポートしたＴＬＢの構成例を示すブロ
ック図、第６図はアドレス変換に必要とされるレジスタ
の内容を例示する説明図である。 １０・・・ＣＰＵ、１１・・・論理アドレスレジスタ、
１２・・・セグメントテーブルオリジン、２０・・・動
的アドレス変換機構、２１・・・ＴＬＢ、２２・・・変
換テーブルによるアドレス変換、３０・・・記憶制御装
置、４０・・・実記憶装置、５０・・・仮想記憶装置、
４１・・・実セグメント、４２・・・実ページ、５１・
・・仮想セグメント、５２・・・仮想ページ、２２１・
・・セグメント五 １ 図 ２２１−１１− ２２１−ｂ ＺＺＺ−／
’１冨 Ｚ ■ ￥ ３ 図 第 ４ 図
Claims (1)
- 【特許請求の範囲】 １、複数のページからなるセグメントと、複数のセグメ
ントからなる仮想記憶空間を実現し、仮想記憶空間に対
応するセグメントテーブルと、セグメントテーブル内の
セグメントテーブルエントリに指定されるページテーブ
ルを用いて、仮想アドレスから実アドレスへの変換を行
うアドレス変換機構を備える多重仮想記憶情報処理シス
テムにおいて、セグメントエントリに指定したアドレス
と仮想アドレスのセグメント内変位から直接実アドレス
を生成し、セグメント単位のアドレス変換を行うことを
特徴としたアドレス変換方式。 ２、第１項の発明において、セグメントテーブルエント
リに指定されたページテーブルを用いてアドレス変換を
行う指定と、セグメントテーブルエントリに指定された
アドレスと仮想アドレスのセグメント内変位から実アド
レスを生成する指定を、セグメントテーブルエントリ内
に設けることによつて、セグメント単位のアドレス変換
とページ単位のアドレス変換を同一のアドレス空間内で
混在させることを特徴としたアドレス変換方式。 ３、第１項、第２項の発明において、アドレス変換バッ
ファ（ＴＬＢ）索引時にＴＬＢ出力である実アドレスと
仮想アドレスのページ内変位から実アドレスを生成する
指定と、ＴＬＢ出力である実アドレスと仮想アドレスの
セグメント内変位から実アドレスを生成する指定をＴＬ
Ｂに設けることを特徴とするアドレス変換方式。 ４、第１項、第２項の発明においてセグメント単位のア
ドレス変換を行う仮想アドレスと実アドレスの対応のみ
を置くＴＬＢと、ページ単位のアドレス変換を行う仮想
アドレスと実アドレスの対応のみを置くＴＬＢを備える
ことを特徴とするアドレス変換方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61117290A JPH0812640B2 (ja) | 1986-05-23 | 1986-05-23 | アドレス変換方法および装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61117290A JPH0812640B2 (ja) | 1986-05-23 | 1986-05-23 | アドレス変換方法および装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62274351A true JPS62274351A (ja) | 1987-11-28 |
| JPH0812640B2 JPH0812640B2 (ja) | 1996-02-07 |
Family
ID=14708088
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61117290A Expired - Lifetime JPH0812640B2 (ja) | 1986-05-23 | 1986-05-23 | アドレス変換方法および装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0812640B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04360252A (ja) * | 1991-06-06 | 1992-12-14 | Mitsubishi Electric Corp | 計算機の仮想記憶におけるアドレス変換方式 |
| US5426752A (en) * | 1989-07-14 | 1995-06-20 | Hitachi, Ltd. | Method for allocating real pages to virtual pages having different page sizes therefrom |
-
1986
- 1986-05-23 JP JP61117290A patent/JPH0812640B2/ja not_active Expired - Lifetime
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5426752A (en) * | 1989-07-14 | 1995-06-20 | Hitachi, Ltd. | Method for allocating real pages to virtual pages having different page sizes therefrom |
| JPH04360252A (ja) * | 1991-06-06 | 1992-12-14 | Mitsubishi Electric Corp | 計算機の仮想記憶におけるアドレス変換方式 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0812640B2 (ja) | 1996-02-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2635058B2 (ja) | アドレス変換方式 | |
| US8799621B2 (en) | Translation table control | |
| CN111414248B (zh) | 内存管理方法、装置及计算设备 | |
| JPS61141055A (ja) | 情報処理装置のアドレス変換方式 | |
| KR950033840A (ko) | 다중 페이지 크기를 지원하는 가상메모리 컴퓨터시스템에 대한 논리적 주소지정가능 실제메모리 | |
| JPH04320553A (ja) | アドレス変換機構 | |
| JPH04319747A (ja) | アドレス変換機構 | |
| JPS6234257A (ja) | 計算機システム | |
| JP2774862B2 (ja) | Ｄｍａ制御装置および情報処理装置 | |
| JP2930071B2 (ja) | 情報処理装置およびプロセッサ | |
| JPS62164148A (ja) | デ−タ処理システム | |
| JPH04308953A (ja) | 仮想アドレス計算機装置 | |
| JPS62274351A (ja) | アドレス変換方法および装置 | |
| JPH0211931B2 (ja) | ||
| JP2001022640A (ja) | メモリ管理方法 | |
| JPH0353659B2 (ja) | ||
| JP2004355187A (ja) | 仮想メモリ・システム、仮想メモリのアドレス管理方法、並びにアドレス変換テーブル生成装置 | |
| JPH04205535A (ja) | コピーオンライト方式 | |
| JPS5821352B2 (ja) | バツフア・メモリ制御方式 | |
| JPH0546462A (ja) | マルチｃｐｕのアドレス変換機構 | |
| JP2504500B2 (ja) | アドレス変換装置 | |
| JPH0521256B2 (ja) | ||
| JPH0517583B2 (ja) | ||
| JPH03252745A (ja) | マイクロプロセッサ | |
| JPH04360252A (ja) | 計算機の仮想記憶におけるアドレス変換方式 |