JPS62274715A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS62274715A JPS62274715A JP11946286A JP11946286A JPS62274715A JP S62274715 A JPS62274715 A JP S62274715A JP 11946286 A JP11946286 A JP 11946286A JP 11946286 A JP11946286 A JP 11946286A JP S62274715 A JPS62274715 A JP S62274715A
- Authority
- JP
- Japan
- Prior art keywords
- barrier metal
- contact window
- photoresist
- insulating film
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 23
- 238000004519 manufacturing process Methods 0.000 title claims description 8
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 22
- 230000004888 barrier function Effects 0.000 claims abstract description 21
- 229910052751 metal Inorganic materials 0.000 claims abstract description 21
- 239000002184 metal Substances 0.000 claims abstract description 21
- 238000000034 method Methods 0.000 claims abstract description 14
- 239000000758 substrate Substances 0.000 claims abstract description 10
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 abstract description 3
- 239000010936 titanium Substances 0.000 abstract description 3
- 229910052719 titanium Inorganic materials 0.000 abstract description 3
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 abstract description 3
- 229910052721 tungsten Inorganic materials 0.000 abstract description 3
- 239000010937 tungsten Substances 0.000 abstract description 3
- 238000005530 etching Methods 0.000 abstract description 2
- 239000011248 coating agent Substances 0.000 abstract 1
- 238000000576 coating method Methods 0.000 abstract 1
- 238000001771 vacuum deposition Methods 0.000 abstract 1
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000007738 vacuum evaporation Methods 0.000 description 2
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 239000011888 foil Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
発明の詳細な説明
〔産業上の利用分野〕
本発明は半導体装置の製造方法に関し、特にコンタクト
窓に自己整合的に障壁金属を形成する工程を古む半導体
装置の製造方法に関する。
窓に自己整合的に障壁金属を形成する工程を古む半導体
装置の製造方法に関する。
〔従来の技術Ｊ
従来、コンタクト窓含形成し、そのコンタクト窓を覆う
ように障壁金属を形成する工程を含む半導体装置の製造
は次のように行われていた。
ように障壁金属を形成する工程を含む半導体装置の製造
は次のように行われていた。
第２図（ａ）〜（ｅ）は従来の半導体装置の製造方法の
一例を説明するために工程順に示した半導体チップの断
面図である。
一例を説明するために工程順に示した半導体チップの断
面図である。
まず、第２図（ａ＞に示す様に、半導体基板１の上に、
例えば酸化膜等の絶縁膜２を形成し、ホトレジスト３に
より、所望のパターンを形成する。
例えば酸化膜等の絶縁膜２を形成し、ホトレジスト３に
より、所望のパターンを形成する。
次に、第２図（ｂ）に示す様に、ホトレジスト−３′の
パターンをマスクにして不要部分の絶縁膜を例えばＣＦ
４＋Ｈ２アラズマにより取除く。
パターンをマスクにして不要部分の絶縁膜を例えばＣＦ
４＋Ｈ２アラズマにより取除く。
引続き、第２図（ｃ）に示す様に、ホトレジスト３′を
例えば０２プラズマにより取除き、その上に例えばチタ
ン・タングステン等の障壁金属４′と真空蒸着法により
被着する。
例えば０２プラズマにより取除き、その上に例えばチタ
ン・タングステン等の障壁金属４′と真空蒸着法により
被着する。
しかる後、第２図（ｄ）に示す様に、ホトレジスト５に
よりコンタクト窓を覆う様なパターンを形成する。
よりコンタクト窓を覆う様なパターンを形成する。
最後に、第２図（ｅ）に示す様に、ホトレジスト５をマ
スクに、不要部分の障壁金属４′を過酸化水素水により
取除き、更に、ホトレジスト５を０２プラズマにより取
去る。
スクに、不要部分の障壁金属４′を過酸化水素水により
取除き、更に、ホトレジスト５を０２プラズマにより取
去る。
上述した従来の半導体装置の製造方法は、コンタクト窓
の形成と、障壁金属の形成を別々に行なっていた為、工
程数が多くしかもコンタクト窓と障壁金属のパターンと
の間に目合せのマージンが必要となり、チップ面積の縮
小化が難しいという欠点があった。
の形成と、障壁金属の形成を別々に行なっていた為、工
程数が多くしかもコンタクト窓と障壁金属のパターンと
の間に目合せのマージンが必要となり、チップ面積の縮
小化が難しいという欠点があった。
本発明の目的は、少ない工程数でしかもコンタクト窓と
障壁金属のパターンを自己整合的に形成してチップ面積
の縮小化を可能にする半導体装置の製造方法を提供する
ことにある。
障壁金属のパターンを自己整合的に形成してチップ面積
の縮小化を可能にする半導体装置の製造方法を提供する
ことにある。
〔問題点を解決するための手段〕
本発明の半導体装置の製造方法は、半導体基板上に絶縁
膜を形成する工程と、前記絶縁膜上に所定のパターンで
ホトレジストを形成する工程と、前記ホトレジストをマ
スクとして前記絶縁膜を除去してコンタクト窓を開孔す
る工程と、前記コンタクト窓の前記半導体基板表面上を
覆うように障壁金属を形成する工程と、前記コンタクト
窓の前記半導体基板表面上の部分を除く前記障壁金属と
前記ホトレジストとをリフトオフ法によって除去する工
程と３含んで構成される。
膜を形成する工程と、前記絶縁膜上に所定のパターンで
ホトレジストを形成する工程と、前記ホトレジストをマ
スクとして前記絶縁膜を除去してコンタクト窓を開孔す
る工程と、前記コンタクト窓の前記半導体基板表面上を
覆うように障壁金属を形成する工程と、前記コンタクト
窓の前記半導体基板表面上の部分を除く前記障壁金属と
前記ホトレジストとをリフトオフ法によって除去する工
程と３含んで構成される。
次に、本発明の一実施例について図面を参照して説明す
る。
る。
第１図（ａ）〜（ｄ）は本発明の一実施例を説明するた
めの工程順に示した半導体チップの断面図である。
めの工程順に示した半導体チップの断面図である。
まず、第１図（ａ＞に示す様に、半導体基板１上に、例
えば酸化膜等の絶縁１１！２を形成し、続いて、ホトレ
ジスト３を所望のパターンに形成する。
えば酸化膜等の絶縁１１！２を形成し、続いて、ホトレ
ジスト３を所望のパターンに形成する。
次に、第１図（ｂ）に示す様に、ホトレジスト３をマス
クにして不要部分の絶縁膜２を、例えばＣＦ ４ ＋８
２プラズマにより除去する。
クにして不要部分の絶縁膜２を、例えばＣＦ ４ ＋８
２プラズマにより除去する。
次に、第１図（ｃ）に示す様に、例えばチタン・タング
ステン等の障壁金属４を真空蒸着法により表面に被着す
る。
ステン等の障壁金属４を真空蒸着法により表面に被着す
る。
最後に、第１図（ｄ）に示す様に、不要部分の障壁金属
４をリフトオフ法によりホトレジス？−３と一緒に除去
する。
４をリフトオフ法によりホトレジス？−３と一緒に除去
する。
以上説明したように本発明は、コンタクト窓をエツチン
グにより取除いた後、ホトレジスＩ・を除去せずにその
上に障壁金属を被着することにより、自己整合的にコン
タクト窓と障壁金属のパターンとの位置合せができて、
工程数の減少とチップ面積の縮小化と分区ることができ
るという効果がある。
グにより取除いた後、ホトレジスＩ・を除去せずにその
上に障壁金属を被着することにより、自己整合的にコン
タクト窓と障壁金属のパターンとの位置合せができて、
工程数の減少とチップ面積の縮小化と分区ることができ
るという効果がある。
第１図（ａ）〜（ｄ）は本発明の一実施例を説明するた
めの工程順に示した半導体チップの断面するための工程
順に示した半導体チップの断面図である。 １・・・半導体基板、２・・・絶縁膜、３．３′・・・
ホトレジスト、４．４′・・・障壁金属、５・・ホトレ
ジスト。 １′。 代理人 弁理士 内 原 晋、↓ソ（久）
（Ｃ）Ｃｂ）
Ｃの ｆ 半を眸＃某ネタ、 ２オ鹸雇膜、３ホトレジ゛゛
スト、４−障壁金属 ８１ 図 （α） （ダシ（リ
（ｅ）ｆへ一１級、２絶縁簾、 箔２図
めの工程順に示した半導体チップの断面するための工程
順に示した半導体チップの断面図である。 １・・・半導体基板、２・・・絶縁膜、３．３′・・・
ホトレジスト、４．４′・・・障壁金属、５・・ホトレ
ジスト。 １′。 代理人 弁理士 内 原 晋、↓ソ（久）
（Ｃ）Ｃｂ）
Ｃの ｆ 半を眸＃某ネタ、 ２オ鹸雇膜、３ホトレジ゛゛
スト、４−障壁金属 ８１ 図 （α） （ダシ（リ
（ｅ）ｆへ一１級、２絶縁簾、 箔２図
Claims (1)
- 半導体基板上に絶縁膜を形成する工程と、前記絶縁膜上
に所定のパターンでホトレジストを形成する工程と、前
記ホトレジストをマスクとして前記絶縁膜を除去してコ
ンタクト窓を開孔する工程と、前記コンタクト窓の前記
半導体基板表面上を覆うように障壁金属を形成する工程
と、前記コンタクト窓の前記半導体基板表面上の部分を
除く前記障壁金属と前記ホトレジストとをリフトオフ法
によって除去する工程とを含むことを特徴とする半導体
装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11946286A JPS62274715A (ja) | 1986-05-23 | 1986-05-23 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11946286A JPS62274715A (ja) | 1986-05-23 | 1986-05-23 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62274715A true JPS62274715A (ja) | 1987-11-28 |
Family
ID=14761949
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11946286A Pending JPS62274715A (ja) | 1986-05-23 | 1986-05-23 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62274715A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5434451A (en) * | 1993-01-19 | 1995-07-18 | International Business Machines Corporation | Tungsten liner process for simultaneous formation of integral contact studs and interconnect lines |
| WO1997020342A1 (en) * | 1995-11-29 | 1997-06-05 | Simage Oy | Forming contacts on semiconductor substrates for radiation detectors and imaging devices |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4918268A (ja) * | 1972-06-09 | 1974-02-18 |
-
1986
- 1986-05-23 JP JP11946286A patent/JPS62274715A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4918268A (ja) * | 1972-06-09 | 1974-02-18 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5434451A (en) * | 1993-01-19 | 1995-07-18 | International Business Machines Corporation | Tungsten liner process for simultaneous formation of integral contact studs and interconnect lines |
| WO1997020342A1 (en) * | 1995-11-29 | 1997-06-05 | Simage Oy | Forming contacts on semiconductor substrates for radiation detectors and imaging devices |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS62274715A (ja) | 半導体装置の製造方法 | |
| JPH02117153A (ja) | 半導体素子の形成方法 | |
| JPS6387741A (ja) | 半導体装置の製造方法 | |
| JPS61172336A (ja) | 半導体装置電極開口部の形成方法 | |
| JPH0653160A (ja) | セルフアラインコンタクト形成法 | |
| KR100205057B1 (ko) | 게이트와 팁간의 간격 제어가 가능한 에프이디 제조방법 | |
| JPS59150421A (ja) | 半導体装置の製造方法 | |
| JPS6130031A (ja) | 半導体装置の製造方法 | |
| KR0182176B1 (ko) | 반도체 소자의 접촉부 제조 공정 | |
| JPH0453131A (ja) | 半導体装置の製造方法 | |
| KR0156446B1 (ko) | 자기정열법에 의한 3극 필드 에미터 제조방법 | |
| JPS62126631A (ja) | コンタクト電極の形成方法 | |
| JPH01283971A (ja) | 電極パターンの形成方法 | |
| JPH0444250A (ja) | 半導体装置の製造方法 | |
| KR930010670B1 (ko) | 반도체장치의 메탈 콘택 형성방법 | |
| JPS63287019A (ja) | 半導体装置の製造方法 | |
| JPH0364933A (ja) | 半導体装置の製造方法 | |
| KR0163742B1 (ko) | T형 게이트의 형성방법 | |
| JPS63308958A (ja) | 半導体装置の製造方法 | |
| JPS6292433A (ja) | パタ−ン形成法 | |
| JPH03171741A (ja) | ＧａＡｓＦＥＴの製造方法 | |
| JPH0260213B2 (ja) | ||
| JPH03286538A (ja) | 半導体装置の製造方法 | |
| JPH0252434A (ja) | 導電配線の形成方法 | |
| JPH04324681A (ja) | 半導体装置及びその製造方法 |