JPS62281679A - フアクシミリ符号復号化回路 - Google Patents
フアクシミリ符号復号化回路Info
- Publication number
- JPS62281679A JPS62281679A JP61125386A JP12538686A JPS62281679A JP S62281679 A JPS62281679 A JP S62281679A JP 61125386 A JP61125386 A JP 61125386A JP 12538686 A JP12538686 A JP 12538686A JP S62281679 A JPS62281679 A JP S62281679A
- Authority
- JP
- Japan
- Prior art keywords
- processing
- processor
- processors
- code
- decoding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
３、発明の詳細な説明
（１）発明の属する分野の説明
本発明は高速で色々な符号化方式の符号復号を行うファ
クシミリ符号復号化回路に関する。
クシミリ符号復号化回路に関する。
（２）従来の技術の説明
従来のこの種の符号復号化回路は単一の処理プロセッサ
に変化点検出等の周辺回路を付加して実現されていた。
に変化点検出等の周辺回路を付加して実現されていた。
そのため、異なる種類の符号化方式を単一の符号復号化
回路で実現しようとすると。
回路で実現しようとすると。
夫々異なる周辺回路が必要となり２回路規模が増大する
欠点があった。
欠点があった。
一方、すべての処理を処理プロセッサに行わせれば、前
記具なる種類の符号化方式に対応できるが、一般に処理
プロセッサの能力に限界があり。
記具なる種類の符号化方式に対応できるが、一般に処理
プロセッサの能力に限界があり。
高速で処理が出来ない欠点があった。
また、ＭＨ符号の符号器の場合に、２つの処理プロセッ
サを用いて高速化を図った実現例があるが、ＭＨ符号の
プログラムしか具備していないことや、処理プロセッサ
当たり１つのワークＲＡＭしか具備していないことのた
め、異なる種類の符号化方式を単一の符号復号化回路で
実現することができず、また高速で処理を行うようにす
ることができない欠点があった。
サを用いて高速化を図った実現例があるが、ＭＨ符号の
プログラムしか具備していないことや、処理プロセッサ
当たり１つのワークＲＡＭしか具備していないことのた
め、異なる種類の符号化方式を単一の符号復号化回路で
実現することができず、また高速で処理を行うようにす
ることができない欠点があった。
（３）発明の目的
本発明はこのような欠点を解決するために２つ以上の同
一構成の処理プロセッサと、処理プロセッサ毎に２つ以
上の同一構成のワークＲＡＭ （必要に応じてＦＩＦＯ
なども用いる）を具備し、前記処理プロセッサは１つ以
上の前記ワークＲＡＭにより接続されて当該処理プロセ
ッサが入出力処理、変化点検出、符号テーブル参照、復
号テーブル参照１画像復元等の符号復号化処理をそれぞ
れ行うようにしており、また複数の符号化方式のプログ
ラムが予め蓄積されたＲＯＭより選択的にロードしたプ
ログラムにより処理プロセッサを動作させるようにした
もので、その目的は高速で色々な符号化方式の符号復号
を行うファクシミリの符号復号化回路を提供することに
ある。
一構成の処理プロセッサと、処理プロセッサ毎に２つ以
上の同一構成のワークＲＡＭ （必要に応じてＦＩＦＯ
なども用いる）を具備し、前記処理プロセッサは１つ以
上の前記ワークＲＡＭにより接続されて当該処理プロセ
ッサが入出力処理、変化点検出、符号テーブル参照、復
号テーブル参照１画像復元等の符号復号化処理をそれぞ
れ行うようにしており、また複数の符号化方式のプログ
ラムが予め蓄積されたＲＯＭより選択的にロードしたプ
ログラムにより処理プロセッサを動作させるようにした
もので、その目的は高速で色々な符号化方式の符号復号
を行うファクシミリの符号復号化回路を提供することに
ある。
（４）発明の構成および作用の説明
第１図は本発明の符号復号化回路の実施例であって、１
は処理プロセッサ、２はワークＲＡＭ。
は処理プロセッサ、２はワークＲＡＭ。
３は処理用バス、４はバスセレクタ、５はインプットプ
ロセッサ、６はアウトプットプロセッサ。
ロセッサ、６はアウトプットプロセッサ。
７はシステムバス、８は汎用プロセッサ、９はメモリ、
１０はＤＭＡコントローラである。また第２図は処理プ
ロセッサの構成例、第３図はＤＢＣ（差分ブロック符号
化）の処理の分割例、第４図は第１図の本発明の符号復
号化回路におけるＤＢＣの処理の並列動作例を示してい
る。
１０はＤＭＡコントローラである。また第２図は処理プ
ロセッサの構成例、第３図はＤＢＣ（差分ブロック符号
化）の処理の分割例、第４図は第１図の本発明の符号復
号化回路におけるＤＢＣの処理の並列動作例を示してい
る。
第２図の処理プロセッサはバイポーラ・ビットスライス
・プロセッサやディジタルシグナル・プロセッサとして
知られている処理プロセッサで既知のものである。演算
器（ＡＬＵ）、ＲＡＭ、命令ＲＡＭ （ＲＯＭ）、ＦＬ
ＡＧ、５ＴＡＣＫ、ＲＥＧＩＳＴＥＲ（ＡｃｃＡ、Ａｃ
ｃＢ、に、Ｌ。
・プロセッサやディジタルシグナル・プロセッサとして
知られている処理プロセッサで既知のものである。演算
器（ＡＬＵ）、ＲＡＭ、命令ＲＡＭ （ＲＯＭ）、ＦＬ
ＡＧ、５ＴＡＣＫ、ＲＥＧＩＳＴＥＲ（ＡｃｃＡ、Ａｃ
ｃＢ、に、Ｌ。
ＲＯ，ＤＰ等）から構成されている。命令ＲＡＭ（ＲＯ
Ｍ）の情報によりＡＬＵ、ＲＡＭ、ＲＥＣ。
Ｍ）の情報によりＡＬＵ、ＲＡＭ、ＲＥＣ。
［５ＴＥＲを用いて決められた処理を実行する。
第３図は中間調のファクシミリ信号の符号化方式として
既知であるＤＢＣ符号化の処理の流れを１３個に分割し
た例である。処理欄に各番号の処理内容、Ｏｉ＃考欄に
第１図の符号復号化回路のどの処理プロセッサがその処
理を分担するかを示している。ＣＬＯＣＫ／画素の欄に
各処理で画素当たり何ＣＬＯＣＫを要するかを示してい
る。
既知であるＤＢＣ符号化の処理の流れを１３個に分割し
た例である。処理欄に各番号の処理内容、Ｏｉ＃考欄に
第１図の符号復号化回路のどの処理プロセッサがその処
理を分担するかを示している。ＣＬＯＣＫ／画素の欄に
各処理で画素当たり何ＣＬＯＣＫを要するかを示してい
る。
第４図は第１図の本発明の符号復号化回路の動作をＤＢ
Ｃの処理の並列動作例として説明する図であって２列に
は処理プロセッサ、行には時間経過、各欄には処理プロ
セッサが用いるワークＲＡＭ名を示している。即ち１時
間Ｔ１では、処理プロセッサＩが第３図の１の処理を行
い入力データをワークＲＡＭａに格納する。時間Ｔ２で
は、処理プロセッサＩは第３図の１の処理をワークＲＡ
Ｍｂに対して行い、処理プロセッサＡは第３図の２の処
理をワークＲＡＭａに対して行う。時間Ｔ３では、処理
プロセッサＩは第３図の１の処理をワークＲＡＭｃに対
して行い、処理プロセッサＡは第３図の２の処理をワー
クＲＡＭｂに対して行い、処理プロセッサＢは第３図の
３の処理をワークＲＡ Ｍ ａに対して行う。以下同様
に各行に示すようにある時間には異なるワークＲＡＭに
対して異なる処理プロセッサがその処理プロセッサに割
り当てられた処理を行う形態をとることができる。
Ｃの処理の並列動作例として説明する図であって２列に
は処理プロセッサ、行には時間経過、各欄には処理プロ
セッサが用いるワークＲＡＭ名を示している。即ち１時
間Ｔ１では、処理プロセッサＩが第３図の１の処理を行
い入力データをワークＲＡＭａに格納する。時間Ｔ２で
は、処理プロセッサＩは第３図の１の処理をワークＲＡ
Ｍｂに対して行い、処理プロセッサＡは第３図の２の処
理をワークＲＡＭａに対して行う。時間Ｔ３では、処理
プロセッサＩは第３図の１の処理をワークＲＡＭｃに対
して行い、処理プロセッサＡは第３図の２の処理をワー
クＲＡＭｂに対して行い、処理プロセッサＢは第３図の
３の処理をワークＲＡ Ｍ ａに対して行う。以下同様
に各行に示すようにある時間には異なるワークＲＡＭに
対して異なる処理プロセッサがその処理プロセッサに割
り当てられた処理を行う形態をとることができる。
時間Ｔ ｌ ２では、すべての処理プロセッサが動作し
ており処理プロセッサＯが第３図の１３の処理を行い処
理結果を出力する。時間Ｔ１３ではワークＲＡＭがちと
にもどり、■がａ、Ａかに、 Ｃがｊと言う具合に処理
を行うことになる。
ており処理プロセッサＯが第３図の１３の処理を行い処
理結果を出力する。時間Ｔ１３ではワークＲＡＭがちと
にもどり、■がａ、Ａかに、 Ｃがｊと言う具合に処理
を行うことになる。
このように各処理プロセッサは他の処理プロセッサと関
係なく動作するので、一連の符号化処理は複数の処理プ
ロセッサの肉量も時間のかかる処理時間、第３図では９
〜１１の処理、即ち３ＣＬ○ＣＫ／画素で実現できる。
係なく動作するので、一連の符号化処理は複数の処理プ
ロセッサの肉量も時間のかかる処理時間、第３図では９
〜１１の処理、即ち３ＣＬ○ＣＫ／画素で実現できる。
従来の方法では第３図に示す３ＣＬ○ＣＫ／画素を加え
た約２４ＣＬ○ＣＫ／画素の符号化処理時間が必要で本
発明では約８倍の高速化が図れる。
た約２４ＣＬ○ＣＫ／画素の符号化処理時間が必要で本
発明では約８倍の高速化が図れる。
各処理プロセッサの命令ＲＡＭのデータは汎用プロセッ
サ８の指示によりメモリ９よりＤＭＡコントローラ１０
を介してシステムバス７経由でかきこむ。従って、メモ
リ９に例えばＭＲ符号用の命令データとＤＢＣ符号用の
命令データとを用意して、符号毎に命令ＲＡＭのデータ
の内容を書き換えれば色々な符号化方式を同一の符号復
号化回路で実現できることとなる。
サ８の指示によりメモリ９よりＤＭＡコントローラ１０
を介してシステムバス７経由でかきこむ。従って、メモ
リ９に例えばＭＲ符号用の命令データとＤＢＣ符号用の
命令データとを用意して、符号毎に命令ＲＡＭのデータ
の内容を書き換えれば色々な符号化方式を同一の符号復
号化回路で実現できることとなる。
第５図は本発明の別の実施例である。
第６図は第５図の本発明の別の実施例におけるＭＲおよ
びＤＢＣの処理分担例である。
びＤＢＣの処理分担例である。
第５図は第１図の処理プロセッサＡを処理プロセッサ１
．処理プロセッサＢを処理プロセッサ２゜処理プロセッ
サＣを処理プロセッサ３．としワークＲＡＭａをワーク
ＲＡＭＩ、ワークＲＡＭｂをワークＲＡＭ２． ワー
クＲＡＭｃをワークＲＡＭ３、ワークＲＡＭｄをワーク
ＲＡＭ４． とした例である。また、ワークＲＡＭ２
とワークＲＡＭ３を二面バッファとすることにより、各
処理プロセッサが常に同一ワークＲＡＭを用いて処理を
実行できるようにしている。即ち、処理プロセッサ１は
データをＦＩＦＯより読み込み、処理結果をワークＲＡ
Ｍ２の１面のバファａに書き込む。処理プロセッサ２は
ワークＲＡＭ２の別の１面のバッファｂよりデータを読
み込み、ワークＲＡＭ３の１面のバッファａに書き込む
。処理プロセッサ３はワークＲＡＭ３の別の１面のバッ
ファｂよりデータを読み込み、ＦＩＦＯにデータを出力
する。
．処理プロセッサＢを処理プロセッサ２゜処理プロセッ
サＣを処理プロセッサ３．としワークＲＡＭａをワーク
ＲＡＭＩ、ワークＲＡＭｂをワークＲＡＭ２． ワー
クＲＡＭｃをワークＲＡＭ３、ワークＲＡＭｄをワーク
ＲＡＭ４． とした例である。また、ワークＲＡＭ２
とワークＲＡＭ３を二面バッファとすることにより、各
処理プロセッサが常に同一ワークＲＡＭを用いて処理を
実行できるようにしている。即ち、処理プロセッサ１は
データをＦＩＦＯより読み込み、処理結果をワークＲＡ
Ｍ２の１面のバファａに書き込む。処理プロセッサ２は
ワークＲＡＭ２の別の１面のバッファｂよりデータを読
み込み、ワークＲＡＭ３の１面のバッファａに書き込む
。処理プロセッサ３はワークＲＡＭ３の別の１面のバッ
ファｂよりデータを読み込み、ＦＩＦＯにデータを出力
する。
１面のバッファの処理が終了するとバッファのａとｂを
切り換えて処理を行う。即ち、処理プロセッサ１はデー
タをＦＩＦＯより読み込み、処理結果をワークＲＡＭ２
の１面のバッファｂに書き込む。処理プロセッサ２はワ
ークＲＡＭ２の別の１面のバッファａよりデータを読み
込み、ワークＲＡＭ３の１面のバッファｂに書き込む。
切り換えて処理を行う。即ち、処理プロセッサ１はデー
タをＦＩＦＯより読み込み、処理結果をワークＲＡＭ２
の１面のバッファｂに書き込む。処理プロセッサ２はワ
ークＲＡＭ２の別の１面のバッファａよりデータを読み
込み、ワークＲＡＭ３の１面のバッファｂに書き込む。
処理プロセッサ３はワークＲＡＭ３の別の１面のバッフ
ァａよりデータ、を読み込み、ＦＩＦＯにデータを出力
する。
ァａよりデータ、を読み込み、ＦＩＦＯにデータを出力
する。
（５）効果の説明
以上説明したように２本発明によれば、２つ以上の同一
構成の処理プロセッサと、処理プロセッサ毎に２つ以上
の同一構成のワークＲＡＭ （必要に応じてＦＩＦＯな
ども用いる）を具備し、前記処理プロセッサは１つ以上
の前記ワークＲＡＭにより接続され、前記処理プロセッ
サは入出力処理。
構成の処理プロセッサと、処理プロセッサ毎に２つ以上
の同一構成のワークＲＡＭ （必要に応じてＦＩＦＯな
ども用いる）を具備し、前記処理プロセッサは１つ以上
の前記ワークＲＡＭにより接続され、前記処理プロセッ
サは入出力処理。
変化点検出、符号テーブル参照、復号テーブル参照２画
像復元等の符号復号化処理をそれぞれ行うようにし、各
処理プロセッサは他の処理プロセッサとは独立に並列し
て動作するので、符号化、復号化の処理がおおざっばに
言って「処理プロセッサ分の１」となり高速な処理が実
現できる。また複数の符号化方式のプログラムが予め蓄
積されたＲＯＭより選択的にロードしたプログラムによ
り処理プロセッサを動作させるので、符号化方式毎に処
理プロセッサの命令ＲＡＭのデータを用意すればハード
を変更もしくはハードを追加すること無に色々な符号化
方式の符号復号を行える。
像復元等の符号復号化処理をそれぞれ行うようにし、各
処理プロセッサは他の処理プロセッサとは独立に並列し
て動作するので、符号化、復号化の処理がおおざっばに
言って「処理プロセッサ分の１」となり高速な処理が実
現できる。また複数の符号化方式のプログラムが予め蓄
積されたＲＯＭより選択的にロードしたプログラムによ
り処理プロセッサを動作させるので、符号化方式毎に処
理プロセッサの命令ＲＡＭのデータを用意すればハード
を変更もしくはハードを追加すること無に色々な符号化
方式の符号復号を行える。
第１図は本発明の符号復号化回路の実施例、第２図は処
理プロセッサの構成例、第３図はＤＢＣ（差分ブロック
符号化）の処理の分割例、第４図は第１図の本発明の符
号復号化回路におけるＤＢＣの処理の並列動作例８第５
図は本発明の別の実施例、第６図は第５図の本発明の符
号復号化回路におけるＤＢＣ及びＭＲの処理の処理分担
例を示す。 １：処理プロセッサ、２：ワークＲＡＭ、３：処理用バ
ス、４：バスセレクタ、５：インプットプロセッサ、６
：アウトプツトプロセソサ、７：システムバス、８：汎
用プロセッサ、９：メモリ。 １０ ： ＤＭＡコントローラ。
理プロセッサの構成例、第３図はＤＢＣ（差分ブロック
符号化）の処理の分割例、第４図は第１図の本発明の符
号復号化回路におけるＤＢＣの処理の並列動作例８第５
図は本発明の別の実施例、第６図は第５図の本発明の符
号復号化回路におけるＤＢＣ及びＭＲの処理の処理分担
例を示す。 １：処理プロセッサ、２：ワークＲＡＭ、３：処理用バ
ス、４：バスセレクタ、５：インプットプロセッサ、６
：アウトプツトプロセソサ、７：システムバス、８：汎
用プロセッサ、９：メモリ。 １０ ： ＤＭＡコントローラ。
Claims (2)
- （１）ファクシミリの画像信号の符号復号化回路におい
て、入出力処理、変化点検出、符号テーブル参照、復号
テーブル参照、画像復元を含む符号復号化処理を分担し
てそれぞれ行う２つ以上の同一構成の処理プロセッサと
、前記処理プロセッサ間を接続し前記処理プロセッサの
処理結果を前記処理プロセッサ間で受け渡す所の処理プ
ロセッサ毎に２つ以上の同一構成のワークＲＡＭとを具
備することを特徴とするファクシミリ符号復号化回路。 - （２）ファクシミリの画像信号の符号復号化回路におい
て、入出力処理、変化点検出、符号テーブル参照、復号
テーブル参照、画像復元を含む符号復号化処理を分担し
てそれぞれ行う２つ以上の同一構成の処理プロセッサと
、前記処理プロセッサ間を接続し前記処理プロセッサの
処理結果を前記処理プロセッサ間で受け渡す所の処理プ
ロセッサ毎に２つ以上の同一構成のワークＲＡＭと、複
数の符号化方式のプログラムを予め蓄積するプログラム
ＲＯＭと処理プロセッサと前記プログラムＲＯＭとを接
続するバスと、前記処理プロセッサに前記プログラムＲ
ＯＭより選択的にプログラムを前記バスを介してロード
する汎用プロセッサとを具備することを特徴とするファ
クシミリ符号復号化回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61125386A JPS62281679A (ja) | 1986-05-30 | 1986-05-30 | フアクシミリ符号復号化回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61125386A JPS62281679A (ja) | 1986-05-30 | 1986-05-30 | フアクシミリ符号復号化回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62281679A true JPS62281679A (ja) | 1987-12-07 |
Family
ID=14908850
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61125386A Pending JPS62281679A (ja) | 1986-05-30 | 1986-05-30 | フアクシミリ符号復号化回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62281679A (ja) |
-
1986
- 1986-05-30 JP JP61125386A patent/JPS62281679A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6243744A (ja) | マイクロコンピユ−タ | |
| JP2709356B2 (ja) | 画像処理方法 | |
| JP3043861B2 (ja) | データ処理装置 | |
| JP2587042B2 (ja) | 半導体集積回路 | |
| JPS6045862A (ja) | 共有メモリ装置 | |
| JPS6382530A (ja) | 半導体記憶装置 | |
| JPH0267665A (ja) | インタフェイス回路 | |
| JPS6288031A (ja) | レジスタフアイル方式 | |
| JPH07146781A (ja) | プロセツサ | |
| JP2652973B2 (ja) | 画像処理装置 | |
| JPS5960647A (ja) | メモリアクセス制御方式 | |
| JPS61139888A (ja) | 画像演算装置 | |
| JPS63250785A (ja) | 演算処理回路 | |
| JPS63225846A (ja) | アドレス変換機構付マルチポ−トメモリ | |
| JPH0541807A (ja) | 二次元復号化装置 | |
| JPS63163981A (ja) | 図形拡大縮小回路 | |
| JPS61102895A (ja) | メモリ制御回路 | |
| JPH0419592B2 (ja) | ||
| JPH01131970A (ja) | 画像処理装置 | |
| JPH01154286A (ja) | グラフィックプロセッサ | |
| JPS6254374A (ja) | 画像処理装置 | |
| JPH01140195A (ja) | 図形イメージコピー制御装置 | |
| JPH0468459A (ja) | ディジタル信号処理装置 | |
| JPS6279519A (ja) | 汎用レジスタ読み出し方法 | |
| JPS6392986A (ja) | パタ−ン展開方法 |