JPS6228793A - カラ−デイスプレイ装置 - Google Patents
カラ−デイスプレイ装置Info
- Publication number
- JPS6228793A JPS6228793A JP60168915A JP16891585A JPS6228793A JP S6228793 A JPS6228793 A JP S6228793A JP 60168915 A JP60168915 A JP 60168915A JP 16891585 A JP16891585 A JP 16891585A JP S6228793 A JPS6228793 A JP S6228793A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- palette
- data
- color display
- registers
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Digital Computer Display Output (AREA)
- Controls And Circuits For Display Device (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は、カラーパレット機能を備えたカラーディスプ
レイ装置に関する。
レイ装置に関する。
マイクロプロセッサ、大規模LSIの出現によりコンピ
ュータの応用範囲が拡大して米九今日、マンマシンイン
タフェースとしてx要rx位置を占めるCRTPイスプ
レイに憎々。高度な機能が要求されている。カラーパレ
ット機能と称されるものもこの一列である◇ カラーパレット機能とは、ディスプレイに表示される図
形等の表示色を瞬時に切替えることの出来る機能をいい
1通常は以下の様にして実現さ几る。即ち、R−G−B
の各プレーン1−持つビデオメモリから読出したデータ
を並直列変換してドツトデータとし、これを色彩清報が
記録され九パレットメモリのアドレス信号とすることに
より、パレットメモリから高速に続出される0このデー
タは上記R−G−8の別の組合せ、いわゆる別の色とな
って表示される。このパレットメモリの記録内容を変え
ることにより114時に表示色を切替えることが出来る
ものであるO ところで、上記カラーパレット機能実現の定めtc ハ
t% a ’Zパレットメモリの便用が必須となり低価
格化を目指すシステムへの適用は好ましくない。又、よ
り高解像なドツト表示を行わせようとす几ば、より高速
なパレットメモリ全使用せざるを得ないといつ1不都合
をも合わせ1)ってい友〇 〔発明の目的〕 本発明は上記$清に基づいてな嘔1tものであり、比較
的低速なメモリtaa用いることにより高解IIJなド
ツト表示に対応出来るカラーパレット機能を備え友カラ
ーディスプレイ装置を提供すること金目的とする。
ュータの応用範囲が拡大して米九今日、マンマシンイン
タフェースとしてx要rx位置を占めるCRTPイスプ
レイに憎々。高度な機能が要求されている。カラーパレ
ット機能と称されるものもこの一列である◇ カラーパレット機能とは、ディスプレイに表示される図
形等の表示色を瞬時に切替えることの出来る機能をいい
1通常は以下の様にして実現さ几る。即ち、R−G−B
の各プレーン1−持つビデオメモリから読出したデータ
を並直列変換してドツトデータとし、これを色彩清報が
記録され九パレットメモリのアドレス信号とすることに
より、パレットメモリから高速に続出される0このデー
タは上記R−G−8の別の組合せ、いわゆる別の色とな
って表示される。このパレットメモリの記録内容を変え
ることにより114時に表示色を切替えることが出来る
ものであるO ところで、上記カラーパレット機能実現の定めtc ハ
t% a ’Zパレットメモリの便用が必須となり低価
格化を目指すシステムへの適用は好ましくない。又、よ
り高解像なドツト表示を行わせようとす几ば、より高速
なパレットメモリ全使用せざるを得ないといつ1不都合
をも合わせ1)ってい友〇 〔発明の目的〕 本発明は上記$清に基づいてな嘔1tものであり、比較
的低速なメモリtaa用いることにより高解IIJなド
ツト表示に対応出来るカラーパレット機能を備え友カラ
ーディスプレイ装置を提供すること金目的とする。
本発明は上記目的を実現するため僅数の互いに位相が異
なるクロックを利用することKよりビデオメモリから得
られる直列ドツトデー夕をレジスタによって交互IC振
り分け1.f)らかしめ同一アドレスに同一内容が1込
まルである比敗的低速のパレットメモリアクセスする溝
底とし。
なるクロックを利用することKよりビデオメモリから得
られる直列ドツトデー夕をレジスタによって交互IC振
り分け1.f)らかしめ同一アドレスに同一内容が1込
まルである比敗的低速のパレットメモリアクセスする溝
底とし。
更に、このパレットメモリから続出さnた出力を上記り
aツクに同期してそnぞれラッチし。
aツクに同期してそnぞれラッチし。
ワイヤドオアして合成出力することによりR・G−8の
別の組合せとしてデータ出力するFRiとしたものであ
る。
別の組合せとしてデータ出力するFRiとしたものであ
る。
このことによりパレットメモリに高速メモリを使用する
必要はなくなり、比較的低速なメモリであっても高解l
l!なドツト表示に対応出来る。
必要はなくなり、比較的低速なメモリであっても高解l
l!なドツト表示に対応出来る。
以下1図面を使用して本発明実施fIAUVcつき詳細
に説明する。嘉1囚は本発明の実施列を示すブロック図
である。図において、1#2は、図示されないビデオメ
モリから読出されるR−G・Bデータ金一時保持するレ
ジスタである。このレジスタ1,2の出力はそれぞれセ
レクタ3.4へ供給される。セレクタ3,4へは他に(
2)示されないCPUからアドレス信号(CPU入DR
)が供給されており、ここで選択された出力はそれぞれ
パレットメモリ5,6へ供給される。セレクタ3,4は
、CPUが後述するパレットメモリ5,6ヘデータt−
書込むときに上記アドレス信号を選択する。パレットメ
モリ5.6は、上記R−G−87’−夕をアドレス信号
として得、記録内容に従がいR−G−8の別の組合せと
してデータ出力するものである。
に説明する。嘉1囚は本発明の実施列を示すブロック図
である。図において、1#2は、図示されないビデオメ
モリから読出されるR−G・Bデータ金一時保持するレ
ジスタである。このレジスタ1,2の出力はそれぞれセ
レクタ3.4へ供給される。セレクタ3,4へは他に(
2)示されないCPUからアドレス信号(CPU入DR
)が供給されており、ここで選択された出力はそれぞれ
パレットメモリ5,6へ供給される。セレクタ3,4は
、CPUが後述するパレットメモリ5,6ヘデータt−
書込むときに上記アドレス信号を選択する。パレットメ
モリ5.6は、上記R−G−87’−夕をアドレス信号
として得、記録内容に従がいR−G−8の別の組合せと
してデータ出力するものである。
1.8は上記パレットメモリ5#6の出力データを保持
するレジスタ、9は上記レジスタ7.8の出力を合成し
、保持するレジスタであり。
するレジスタ、9は上記レジスタ7.8の出力を合成し
、保持するレジスタであり。
このレジスタ9にてR−G−8の別の組合せとして最終
的なR′ ・G′ ・B′データを出力するものである
。
的なR′ ・G′ ・B′データを出力するものである
。
第2図は本発明実施列の動作金示すタイミングチャート
である。図中、付された記号(信号名)は嘉1図に示す
それと同一のものとする。
である。図中、付された記号(信号名)は嘉1図に示す
それと同一のものとする。
以下本発明実施列の動作につき詳細に説明する。動作説
明に先立ち1本発明実1!fA例において使用されるク
ロックの体系につき、簡単に説明する。まず、CLKφ
はドツトクロックである0CLK−A、CLK−8は上
記CLKφを2分周して得られる互いに180度位相が
異rlるクロックである。以降、6作説明を行なうが。
明に先立ち1本発明実1!fA例において使用されるク
ロックの体系につき、簡単に説明する。まず、CLKφ
はドツトクロックである0CLK−A、CLK−8は上
記CLKφを2分周して得られる互いに180度位相が
異rlるクロックである。以降、6作説明を行なうが。
RGBデータはCLKφで並直列変換されて得られるド
ツトデータであり、レジスタ1.2で交互に振り分けら
れる。これはCLK−人。
ツトデータであり、レジスタ1.2で交互に振り分けら
れる。これはCLK−人。
CLK−8の位相差を利用することによりなされる。こ
の結果、パレットメモリ5,6の動作周波数はドツトク
ロック周波数にて合成される。
の結果、パレットメモリ5,6の動作周波数はドツトク
ロック周波数にて合成される。
その結果はレジスタ9でCLKφに周期してセットされ
、最終的なR′・G′ ・B′データとなって出力され
る。
、最終的なR′・G′ ・B′データとなって出力され
る。
尚1本発明美m例は1位相が異なる2つのクロックを用
いた場合t−例示して説明したが、使用するメモリの速
度に合わせて互いに位相が異なる3つあるいはそれ以上
のクロックを用いてもよい。
いた場合t−例示して説明したが、使用するメモリの速
度に合わせて互いに位相が異なる3つあるいはそれ以上
のクロックを用いてもよい。
以上説明q様に本発明によればパレットメモリに高速メ
モリを使用する必要がなくなり、比較的低速なメモリを
便用できるため、システムの低価格化が期待できる。又
、同理由により。
モリを使用する必要がなくなり、比較的低速なメモリを
便用できるため、システムの低価格化が期待できる。又
、同理由により。
ゲートアレイあるいはカスタムLSI化に有利となる。
第1図は本発明の実施例を示すブロック図。
蘂2図は本発明実施例の動作を示すタイミングチャート
である。 1.2,7.11.9・・・レジスタ、3,4・・・セ
レクタ、5.6・・・パレットメモリ。
である。 1.2,7.11.9・・・レジスタ、3,4・・・セ
レクタ、5.6・・・パレットメモリ。
Claims (1)
- ビデオメモリから得られる直列ドットデータが複数の互
いに位相が異なるクロックに同期してそれぞれセットさ
れる複数のレジスタと、あらかじめ同一アドレスに同一
データが書込まれたメモリであって上記レジスタの出力
をアドレスとしてあらかじめ書込まれた内容を出力する
パレットメモリと、このパレットメモリの出力データを
上記各ブロックに同期してセットする複数のレジスタと
、このレジスタ出力を合成してドットクロックに同期し
たドットデータを得るゲートとを具備することを特徴と
するカラーディスプレイ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60168915A JPS6228793A (ja) | 1985-07-31 | 1985-07-31 | カラ−デイスプレイ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60168915A JPS6228793A (ja) | 1985-07-31 | 1985-07-31 | カラ−デイスプレイ装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6228793A true JPS6228793A (ja) | 1987-02-06 |
Family
ID=15876915
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60168915A Pending JPS6228793A (ja) | 1985-07-31 | 1985-07-31 | カラ−デイスプレイ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6228793A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03501300A (ja) * | 1988-06-24 | 1991-03-22 | ヒユーズ・エアクラフト・カンパニー | ビデオ信号発生方法および装置 |
-
1985
- 1985-07-31 JP JP60168915A patent/JPS6228793A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03501300A (ja) * | 1988-06-24 | 1991-03-22 | ヒユーズ・エアクラフト・カンパニー | ビデオ信号発生方法および装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| RU2134447C1 (ru) | Устройство пересылки данных и видеоигровое устройство, в котором оно используется | |
| JPS5958538A (ja) | 文字図形表示装置 | |
| JPS5826B2 (ja) | リフレツシユメモリの時分割制御方式 | |
| US5948039A (en) | Vehicular navigation display system | |
| JP2550705B2 (ja) | 記憶装置 | |
| JP2562824Y2 (ja) | 波形記憶装置 | |
| JPS59101089A (ja) | メモリ回路 | |
| JPS62269992A (ja) | パタ−ン重畳方式 | |
| JP2571206B2 (ja) | ウインドウ制御方式 | |
| JPS63127287A (ja) | カ−ソル表示方式 | |
| JPS60107696A (ja) | アトリビユ−ト制御機能を有する表示装置 | |
| JPH0415689A (ja) | 画像表示回路 | |
| JPS6353588A (ja) | 表示装置 | |
| JPS58184188A (ja) | デイスプレイデ−タの読み出し・書き込み方式 | |
| JPH06208504A (ja) | メモリコントローラ,メモリ読み出し方法及びメモリ書き込み方法 | |
| JPS5917585A (ja) | キヤラクタ・ゼネレ−タの読出し方式 | |
| JPH0293586A (ja) | ビデオ合成装置 | |
| JPS6146979A (ja) | Crt表示装置 | |
| JPH03181280A (ja) | ディジタル画像メモリ装置 | |
| JPS60173585A (ja) | 表示制御方式 | |
| JPS61212890A (ja) | Crtデイスプレイ表示回路 | |
| JPH02310588A (ja) | 画像信号処理装置 | |
| JPH01124023A (ja) | ビット・ブロック・トランスファーlsiのビデイオ信号変換回路 | |
| JPS62637B2 (ja) | ||
| JPH0279087A (ja) | メモリ制御装置 |