JPS62293637A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS62293637A JPS62293637A JP61136556A JP13655686A JPS62293637A JP S62293637 A JPS62293637 A JP S62293637A JP 61136556 A JP61136556 A JP 61136556A JP 13655686 A JP13655686 A JP 13655686A JP S62293637 A JPS62293637 A JP S62293637A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- ions
- silicon
- ion implantation
- implanted
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Element Separation (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
３、発明の詳細な説明
産業上の利用分野
本発明はイオン注入による半導体装置の製造方法に関す
るものであり、特にシリコン層と組成比の正しい絶縁物
層が急峻な界面で接する５ＯＩ（Ｓｉｌｉｃｏｎ ｏｎ
Ｉｎ＋５ｕｌａｔｏｒ）基板からなる半導体装置の製
造方法に関する。 − 従来の技術 例えば、酸素イオンを注入してＳＯＩ構造を作り、この
構造に半導体素子を作り込むＳＩＭＯＸ技術（Ｓｅｐａ
ｒａｔｔｏｎ ｂｕ ＩＭｐｌａｎｔｅｄ ＯＸ−ｙｇ
ｅｖ）の場合について第３図を用いて説明する。第３図
（ａ）の様にシリコン単結晶２０の（１００）面２０
ａに、１６ｏ＋２１をａ ｏ ＫｅＶの加速エネルギー
で、１ Ｘ １０ ｘｏｕｓ ／ｄ注入し、窒素雰囲
気中１１６０°Ｃでアニールを行って絶縁物層２１を形
成した後、第３図（ｂ）の様に１μｍ程度のエピタキシ
ャル層２２を積み、この層２２に第３図（Ｃ）の様に所
定の半導体素子２３を形成してい今。２４は周辺絶縁物
領域、２６はゲート電極、２６．２７はソース、ドレイ
ン電極、２８はゲート絶縁膜である。
るものであり、特にシリコン層と組成比の正しい絶縁物
層が急峻な界面で接する５ＯＩ（Ｓｉｌｉｃｏｎ ｏｎ
Ｉｎ＋５ｕｌａｔｏｒ）基板からなる半導体装置の製
造方法に関する。 − 従来の技術 例えば、酸素イオンを注入してＳＯＩ構造を作り、この
構造に半導体素子を作り込むＳＩＭＯＸ技術（Ｓｅｐａ
ｒａｔｔｏｎ ｂｕ ＩＭｐｌａｎｔｅｄ ＯＸ−ｙｇ
ｅｖ）の場合について第３図を用いて説明する。第３図
（ａ）の様にシリコン単結晶２０の（１００）面２０
ａに、１６ｏ＋２１をａ ｏ ＫｅＶの加速エネルギー
で、１ Ｘ １０ ｘｏｕｓ ／ｄ注入し、窒素雰囲
気中１１６０°Ｃでアニールを行って絶縁物層２１を形
成した後、第３図（ｂ）の様に１μｍ程度のエピタキシ
ャル層２２を積み、この層２２に第３図（Ｃ）の様に所
定の半導体素子２３を形成してい今。２４は周辺絶縁物
領域、２６はゲート電極、２６．２７はソース、ドレイ
ン電極、２８はゲート絶縁膜である。
この様な方法で形成されたＳＯＩ構造基板は表面エピタ
キシャル層を除くと、第３図（句の様に表面側から、基
板の一部からなるシリコン単結晶層２０、照射損傷を受
は酸素を不純物として多量に含む層２９、組成比の正し
いＳ １０２層２１となる。
キシャル層を除くと、第３図（句の様に表面側から、基
板の一部からなるシリコン単結晶層２０、照射損傷を受
は酸素を不純物として多量に含む層２９、組成比の正し
いＳ １０２層２１となる。
発明が解決しようとする問題点
従来の方法ではイオン注入に際して生じる照射損傷の為
、表面シリコン層２０と５１ｏ２層２１との間に第３図
のごとく広く損傷層２９が残る。この層２９がＳ ｉ
−５ｉｏ。界面の急峻性を低下させ。
、表面シリコン層２０と５１ｏ２層２１との間に第３図
のごとく広く損傷層２９が残る。この層２９がＳ ｉ
−５ｉｏ。界面の急峻性を低下させ。
又１表面シリコン層に半導体素子を形成した場合リーク
電流の経路となる。其の為に現状の装置では第３図のご
とく表面シリコン層上にエピタキシャル層２２を積み、
この層２２に素子を形成している。この場合半導体素子
の不純物拡散層たとえば２６，２７は５ｉ−３ｉＯ２界
面に達しておらず、ＳＯＩ構造の寄生容量が小さいとい
う特徴が生かされず、又エピタキシャル層２２を積む為
、高価にもなる。
電流の経路となる。其の為に現状の装置では第３図のご
とく表面シリコン層上にエピタキシャル層２２を積み、
この層２２に素子を形成している。この場合半導体素子
の不純物拡散層たとえば２６，２７は５ｉ−３ｉＯ２界
面に達しておらず、ＳＯＩ構造の寄生容量が小さいとい
う特徴が生かされず、又エピタキシャル層２２を積む為
、高価にもなる。
問題点を解決するだめの手段
本発明はＳ○工基板作製時に用いるイオンの飛程よシ深
くシリコンイオンもしくは希ガスイオンを注入して、照
射損傷層を形成し、同一基板にイオン注入によシ絶縁物
層を形成して、この絶縁物層上のシリコン基板の一部に
半導体素子を作り込む構造を得る方法である。
くシリコンイオンもしくは希ガスイオンを注入して、照
射損傷層を形成し、同一基板にイオン注入によシ絶縁物
層を形成して、この絶縁物層上のシリコン基板の一部に
半導体素子を作り込む構造を得る方法である。
作用
イオン注入によって生じた点欠陥はアニールによってＳ
ＯＩ構造の絶縁物層の両側に２次欠陥として残るが、別
のイオン注入による損傷層にＳＯＩ作製時の２次欠陥を
捕獲させる事により、表面シリコン層と絶縁物層間の損
傷を軽減し、急峻な界面を得る。
ＯＩ構造の絶縁物層の両側に２次欠陥として残るが、別
のイオン注入による損傷層にＳＯＩ作製時の２次欠陥を
捕獲させる事により、表面シリコン層と絶縁物層間の損
傷を軽減し、急峻な界面を得る。
実施例
以下に、シリコン基板（１００）面にシリコンイオンと
酸素イオンを注入した本発明の一実施例について第１図
を用いて説明する。第１図（→の様にシリコン基板１の
（１００）表面１ａにシリコンイオン２を加速エネルギ
ー２００ ＫｅＶで１×１ｏ１６ｄ−２程度注入して照
射損傷層３を形成しておく。層３上の基板１の一部は表
面シリコン単結晶層１Ａとなる。次に、第１図（ｂ）に
示すごとくこれによって生じる照射損傷層３より浅く飛
程を設定して酸素イオン４を加速エネルギー１００〜１
２０ＫｅＶで１×１０１８汽−２程度注入して絶縁物層
５を形成する。その後窒素もしくはアルゴン雰囲気中１
０００−２００’Ｃで１〜１０時間程度アニールして、
酸素イオン注入に伴う欠陥をシリコンイオンによる損傷
層３に捕獲させる。この方法で作製したＳＯＩ基板は第
１図（均のように表面シリコン層１Ａと絶縁物層６との
界面の損傷を含む欠陥６が少なく、管面が急峻となる。
酸素イオンを注入した本発明の一実施例について第１図
を用いて説明する。第１図（→の様にシリコン基板１の
（１００）表面１ａにシリコンイオン２を加速エネルギ
ー２００ ＫｅＶで１×１ｏ１６ｄ−２程度注入して照
射損傷層３を形成しておく。層３上の基板１の一部は表
面シリコン単結晶層１Ａとなる。次に、第１図（ｂ）に
示すごとくこれによって生じる照射損傷層３より浅く飛
程を設定して酸素イオン４を加速エネルギー１００〜１
２０ＫｅＶで１×１０１８汽−２程度注入して絶縁物層
５を形成する。その後窒素もしくはアルゴン雰囲気中１
０００−２００’Ｃで１〜１０時間程度アニールして、
酸素イオン注入に伴う欠陥をシリコンイオンによる損傷
層３に捕獲させる。この方法で作製したＳＯＩ基板は第
１図（均のように表面シリコン層１Ａと絶縁物層６との
界面の損傷を含む欠陥６が少なく、管面が急峻となる。
シリコン基板面を（１１１）面にしても、イオンビーム
としてシリコンの代わりに希ガスイオンを用い、酸素の
代わりに酸素分子、窒素、窒素分子イオンを用いても同
様の結果が得られる事は言うまでもない。この様にして
ＳＯＩ構造を作製した後１表面の結晶シリコン層１人に
所定のＭＯＳトランジスタ等の半導体素子２３を形成し
ＳＯＩ構造の集積回路構造を形成する。２４は、素子２
３の周囲に形成されたＳｉＯ□等の絶縁膜である。
としてシリコンの代わりに希ガスイオンを用い、酸素の
代わりに酸素分子、窒素、窒素分子イオンを用いても同
様の結果が得られる事は言うまでもない。この様にして
ＳＯＩ構造を作製した後１表面の結晶シリコン層１人に
所定のＭＯＳトランジスタ等の半導体素子２３を形成し
ＳＯＩ構造の集積回路構造を形成する。２４は、素子２
３の周囲に形成されたＳｉＯ□等の絶縁膜である。
以下に、シリコン基板（１００）面に窒素イオンと酸素
イオンを注入した本発明の他の実施例について第２図を
用いて説明する。先ず第２図（ａ）の様にシリコン基板
１の（１００）表面１人に窒素イオン１１を２００ Ｋ
ｅＶ程度で、ドーズ２Ｘ１０１７〜２×１０１８眞−２
注入して窒化物層１２を形成し、窒素もしくはアルゴン
雰囲気中１０００−１２００’Ｃでアニールする。次い
で第２図（均の様に酸素イオン４を１４０〜１８０Ｋｅ
ｖでドーズ１〜３Ｘ１０ （？１１１注入して、窒素
もしくはアルゴン雰囲気中１０００−１２００°Ｃでア
ニールして酸化物層１３を形成する。
イオンを注入した本発明の他の実施例について第２図を
用いて説明する。先ず第２図（ａ）の様にシリコン基板
１の（１００）表面１人に窒素イオン１１を２００ Ｋ
ｅＶ程度で、ドーズ２Ｘ１０１７〜２×１０１８眞−２
注入して窒化物層１２を形成し、窒素もしくはアルゴン
雰囲気中１０００−１２００’Ｃでアニールする。次い
で第２図（均の様に酸素イオン４を１４０〜１８０Ｋｅ
ｖでドーズ１〜３Ｘ１０ （？１１１注入して、窒素
もしくはアルゴン雰囲気中１０００−１２００°Ｃでア
ニールして酸化物層１３を形成する。
以上のプロセスにより先ずＳｉ３Ｎ４層１２を作製する
事によって、この層１２がシリコン単結晶層中に大きな
ストレスを誘起する。このストレス層１２に酸素イオン
注入に伴う欠陥さらには不要注入不純物を捕獲させる。
事によって、この層１２がシリコン単結晶層中に大きな
ストレスを誘起する。このストレス層１２に酸素イオン
注入に伴う欠陥さらには不要注入不純物を捕獲させる。
この方法で作製したＳＯＩ基板は表面シリコン層と酸化
膜層１３との界面の欠陥が少なく、界面が急峻となる。
膜層１３との界面の欠陥が少なく、界面が急峻となる。
シリコン基板面を（１１１）面にしても、イオンビーム
として、酸素イオンの代わりに酸素分子イオン、窒素イ
オンの代わりに窒素分子イオンを用いても同様の結果が
得られる事は言うまでもない。この様にしてＳＯＩ構造
を作製した後、第１図（切に示す結晶シリコン層に所定
の半導体素子２３を形成する。
として、酸素イオンの代わりに酸素分子イオン、窒素イ
オンの代わりに窒素分子イオンを用いても同様の結果が
得られる事は言うまでもない。この様にしてＳＯＩ構造
を作製した後、第１図（切に示す結晶シリコン層に所定
の半導体素子２３を形成する。
発明の効果
以上の様に本発明によれば、絶縁物層を形成する為のイ
オン注入による照射損傷とさらには不要の注入不純物と
を、他のイオン注入による損傷層もしくは化合物膜によ
るストレス層を用いて捕獲させる事により、表面シリコ
ン層と絶縁物層との界面は急峻かつ低欠陥となる。従っ
て、表面シリコン層に半導体素子を作り込む場合、不純
物拡散層の深さを界面まで下げる事が可能と成り、ＳＯ
Ｉ本来の構成を採用する事が出来、高性能なＳＯＩ型の
半導体装置作成に寄与するものである。
オン注入による照射損傷とさらには不要の注入不純物と
を、他のイオン注入による損傷層もしくは化合物膜によ
るストレス層を用いて捕獲させる事により、表面シリコ
ン層と絶縁物層との界面は急峻かつ低欠陥となる。従っ
て、表面シリコン層に半導体素子を作り込む場合、不純
物拡散層の深さを界面まで下げる事が可能と成り、ＳＯ
Ｉ本来の構成を採用する事が出来、高性能なＳＯＩ型の
半導体装置作成に寄与するものである。
第１図は本発明の一実施例に於けるシリコン（１００）
基板面にシリコンイオンを注入し、次に酸素イオンを注
入して基板内部に絶縁物層を作製する方法を示す工程断
面図、第２図は本発明の他の実施例に於けるシリコン（
１００）基板面に窒素イオンを注入し窒化物層を作製し
、次いで、酸素イオンを注入して酸化物層を作製する方
法を示す工程断面図、第３図は従来例を説明するための
工程断面図である。 １・・・・・・シリコン基板、１Ａ・・・・・・表面シ
リコン単結晶層、２・・・・・・シリコンイオンビーム
、４・・・・・・酸素イオンビーム、３・・・・・・照
射損傷層、５，１３・・・・・・絶縁物層、１１・・・
・・・窒素イオンビーム、１２・・・・・・窒化物層。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第１
図 （α） ７ンリコシ底板 第１図 ＣＣ） 第 ２ 図 ｑつ 外ｑ
基板面にシリコンイオンを注入し、次に酸素イオンを注
入して基板内部に絶縁物層を作製する方法を示す工程断
面図、第２図は本発明の他の実施例に於けるシリコン（
１００）基板面に窒素イオンを注入し窒化物層を作製し
、次いで、酸素イオンを注入して酸化物層を作製する方
法を示す工程断面図、第３図は従来例を説明するための
工程断面図である。 １・・・・・・シリコン基板、１Ａ・・・・・・表面シ
リコン単結晶層、２・・・・・・シリコンイオンビーム
、４・・・・・・酸素イオンビーム、３・・・・・・照
射損傷層、５，１３・・・・・・絶縁物層、１１・・・
・・・窒素イオンビーム、１２・・・・・・窒化物層。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第１
図 （α） ７ンリコシ底板 第１図 ＣＣ） 第 ２ 図 ｑつ 外ｑ
Claims (4)
- （１）シリコン単結晶基板中に複数回のイオン注入をし
て、前記基板中に絶縁物層を形成し、この絶縁物層上の
シリコン層に半導体素子を形成するようにした半導体装
置の製造方法。 - （２）イオン注入の方法として、第１にシリコンイオン
もしくは希ガスイオンを注入し、第２に前記希ガスイオ
ンの飛程より浅く酸素原子を含むイオンもしくは窒素原
子を含むイオンを注入する特許請求の範囲第１項記載の
半導体装置の製造方法。 - （３）イオン注入の方法として、第１に酸素原子を含む
イオンもしくは窒素原子を含むイオンを注入し、第２に
前記イオンの飛程より深くシリコンイオンもしくは希ガ
スイオンを注入する特許請求の範囲第１項記載の半導体
装置の製造方法。 - （４）イオン注入の方法として、窒素原子を含む第１の
イオンを注入し、前記第１のイオンの飛程より浅く酸素
原子を含む第２のイオンを注入する特許請求の範囲第１
項記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61136556A JPH07120702B2 (ja) | 1986-06-12 | 1986-06-12 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61136556A JPH07120702B2 (ja) | 1986-06-12 | 1986-06-12 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62293637A true JPS62293637A (ja) | 1987-12-21 |
| JPH07120702B2 JPH07120702B2 (ja) | 1995-12-20 |
Family
ID=15177985
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61136556A Expired - Lifetime JPH07120702B2 (ja) | 1986-06-12 | 1986-06-12 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07120702B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63217657A (ja) * | 1987-03-05 | 1988-09-09 | Nec Corp | 半導体基板の製造方法 |
| JPS6467937A (en) * | 1987-09-08 | 1989-03-14 | Mitsubishi Electric Corp | Formation of high breakdown strength buried insulating film |
| JPH08191140A (ja) * | 1995-01-09 | 1996-07-23 | Nec Corp | Ｓｏｉ基板の製造方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59159563A (ja) * | 1983-03-02 | 1984-09-10 | Toshiba Corp | 半導体装置の製造方法 |
| JPS59208851A (ja) * | 1983-05-13 | 1984-11-27 | Hitachi Ltd | 半導体装置とその製造法 |
-
1986
- 1986-06-12 JP JP61136556A patent/JPH07120702B2/ja not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59159563A (ja) * | 1983-03-02 | 1984-09-10 | Toshiba Corp | 半導体装置の製造方法 |
| JPS59208851A (ja) * | 1983-05-13 | 1984-11-27 | Hitachi Ltd | 半導体装置とその製造法 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63217657A (ja) * | 1987-03-05 | 1988-09-09 | Nec Corp | 半導体基板の製造方法 |
| JPS6467937A (en) * | 1987-09-08 | 1989-03-14 | Mitsubishi Electric Corp | Formation of high breakdown strength buried insulating film |
| JPH08191140A (ja) * | 1995-01-09 | 1996-07-23 | Nec Corp | Ｓｏｉ基板の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07120702B2 (ja) | 1995-12-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6171889B1 (en) | Semiconductor device and method of manufacturing the same | |
| US5238859A (en) | Method of manufacturing semiconductor device | |
| JPS62293761A (ja) | 半導体装置の製造方法 | |
| JPH0521706A (ja) | 半導体装置及びその製造方法 | |
| JPH11297703A (ja) | 半導体装置の製造方法 | |
| JPS62293637A (ja) | 半導体装置の製造方法 | |
| JP3484961B2 (ja) | Ｓｏｉ基板の製造方法 | |
| JP3382092B2 (ja) | 半導体装置の製造方法及び半導体装置 | |
| JPS63181378A (ja) | 半導体装置の製造方法 | |
| JPH1022289A (ja) | 半導体装置およびその製造方法 | |
| JPH01303727A (ja) | 不純物ゲッタリング方法 | |
| JPH02219237A (ja) | Ｍｉｓ型半導体装置 | |
| JPH07142738A (ja) | 半導体装置の製造方法 | |
| JP3344162B2 (ja) | 電界効果型半導体装置の製造方法 | |
| JPH0346371A (ja) | 半導体装置の製造方法 | |
| JPH05226351A (ja) | 半導体装置の製造方法 | |
| JPS63278328A (ja) | 半導体容量素子の製造方法 | |
| JPH023915A (ja) | 半導体装置の製造方法 | |
| JPS5992549A (ja) | 半導体装置の製造方法 | |
| JPS61220472A (ja) | 半導体装置の製造方法 | |
| JPS63153862A (ja) | 半導体装置の製造方法 | |
| JPS6197974A (ja) | 半導体装置の製造方法 | |
| JPH03181136A (ja) | 半導体装置の製造方法 | |
| JPH036844A (ja) | 半導体収積回路の製造方法 | |
| JPH05243249A (ja) | バイポーラトランジスタの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |