JPS62294331A - 周波数シセサイザ - Google Patents
周波数シセサイザInfo
- Publication number
- JPS62294331A JPS62294331A JP60270817A JP27081785A JPS62294331A JP S62294331 A JPS62294331 A JP S62294331A JP 60270817 A JP60270817 A JP 60270817A JP 27081785 A JP27081785 A JP 27081785A JP S62294331 A JPS62294331 A JP S62294331A
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- vco
- output
- ram
- converter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000005259 measurement Methods 0.000 claims 1
- 238000000034 method Methods 0.000 description 11
- 238000004891 communication Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000004904 shortening Methods 0.000 description 1
- 230000002269 spontaneous effect Effects 0.000 description 1
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
３、発明の詳細な説明
本発明は、周波数切替え時間の短い周波数シンセサイザ
装置に関するものである。
装置に関するものである。
周波数の切替え時間が短く、周波数ポツピング方式など
に用いることができる、高速周波数切替えの可能な周波
数シンセサイザとして従来捷では主にスイッチ・アンド
・デバイド型が用いられてきた。第１図はこの方式によ
る装置のブロック図であって１，２，３，４．５は、そ
れぞれ固定周波数の発振器、６はスイッチ、７は混合器
、８は帯域通過フィルタ、９は分周器、１０は低域通過
フィルタ、また１１を１単位として直列接続する。
に用いることができる、高速周波数切替えの可能な周波
数シンセサイザとして従来捷では主にスイッチ・アンド
・デバイド型が用いられてきた。第１図はこの方式によ
る装置のブロック図であって１，２，３，４．５は、そ
れぞれ固定周波数の発振器、６はスイッチ、７は混合器
、８は帯域通過フィルタ、９は分周器、１０は低域通過
フィルタ、また１１を１単位として直列接続する。
この方式では、スイッチ６と混合器７がアナログ動作で
あるのに対し、分周器９がディジタル動作であるため、
混合で生じたイメージ周波数成分を除去するだめの帯域
通過フィルタ８が、原理的に不可欠である。このため、
この方式では小型で低廉々シンセサイザを構成すること
はできない。また、ＰＬＬ技術を用いた周波数シンセサ
イザが一般によく用いられている。この方式では、装置
を小型、低廉化できるが、７００人力に低域通過フィル
タを挿入する必要があるため、周波数の切替え時間は、
この低域通過フィルタの時定数以上に短くすることは、
原理的にできない。ＰＬＬがロックしている時はこの低
域通過フィルタの積分作用により、ＶＣＯの入力電圧は
保持されると考えられる。そこで、あらかじめ設定周波
数に対応した電圧値の「表」又は関係式を用意しておき
、周波数設定時にこれを用いることによｆｉＰＬＬのプ
ルイン時間を大幅に短くする方法が考案されている。し
かし、この方法でもＰＬＬ回路を用いているため、周波
数切替え時間はＰＬＬのロックイン時間よシも短くする
ことはできない。また、温度などによるＶＣｏの定数変
化があるため、設定周波数に対応した電圧値の「表」又
は関係式を適宜更新する必要がある。
あるのに対し、分周器９がディジタル動作であるため、
混合で生じたイメージ周波数成分を除去するだめの帯域
通過フィルタ８が、原理的に不可欠である。このため、
この方式では小型で低廉々シンセサイザを構成すること
はできない。また、ＰＬＬ技術を用いた周波数シンセサ
イザが一般によく用いられている。この方式では、装置
を小型、低廉化できるが、７００人力に低域通過フィル
タを挿入する必要があるため、周波数の切替え時間は、
この低域通過フィルタの時定数以上に短くすることは、
原理的にできない。ＰＬＬがロックしている時はこの低
域通過フィルタの積分作用により、ＶＣＯの入力電圧は
保持されると考えられる。そこで、あらかじめ設定周波
数に対応した電圧値の「表」又は関係式を用意しておき
、周波数設定時にこれを用いることによｆｉＰＬＬのプ
ルイン時間を大幅に短くする方法が考案されている。し
かし、この方法でもＰＬＬ回路を用いているため、周波
数切替え時間はＰＬＬのロックイン時間よシも短くする
ことはできない。また、温度などによるＶＣｏの定数変
化があるため、設定周波数に対応した電圧値の「表」又
は関係式を適宜更新する必要がある。
本発明ではこれらの欠点を除去するため、ＶＣＯ出力周
波数を周波数カウンタ等で測定し、これと設定周波数の
値を用いて、設定周波数に対応した電圧値の「表」又は
関係式を校正することにょシ、ＰＬＬ回路を用いること
なく周波数シンセサイザを構成したものである。
波数を周波数カウンタ等で測定し、これと設定周波数の
値を用いて、設定周波数に対応した電圧値の「表」又は
関係式を校正することにょシ、ＰＬＬ回路を用いること
なく周波数シンセサイザを構成したものである。
以下、第２図によって本発明の詳細な説明する。第２図
は本発明の一実施例を示す概略構成図であって、１０１
は希望周波数入力値、１０２はＩ’ＬＡＭ、１０３はレ
ジスタ、１０４はＤ／Ａ変換器、１０５はＶＣＯ１１０
６は出力、１０７はタイミング回路、１０８はゲート回
路、１０９はカウンタ、１１０は制御回路である。第１
の発明では、ｌ（ＡＭ１０２には予測に必要な「■ＣＯ
出力周波数とＤ／Ａ変換器入力の関係式」が書かれる。
は本発明の一実施例を示す概略構成図であって、１０１
は希望周波数入力値、１０２はＩ’ＬＡＭ、１０３はレ
ジスタ、１０４はＤ／Ａ変換器、１０５はＶＣＯ１１０
６は出力、１０７はタイミング回路、１０８はゲート回
路、１０９はカウンタ、１１０は制御回路である。第１
の発明では、ｌ（ＡＭ１０２には予測に必要な「■ＣＯ
出力周波数とＤ／Ａ変換器入力の関係式」が書かれる。
また、第２図の発明テハ、ＲＡＭ１０２には「ＶＣＯの
出力周波数対Ｄ／Ａ変換器入力値の表」が書かれる。希
望周波数入力値１０１はＲＡＭ１０２上の「表」又はｒ
ｖｃ。
出力周波数対Ｄ／Ａ変換器入力値の表」が書かれる。希
望周波数入力値１０１はＲＡＭ１０２上の「表」又はｒ
ｖｃ。
出力周波数とＤ／Ａ変換器入力の関係式」により変換さ
れ、レジスタ１０３に記憶される。レジスタ１０３は、
パイプラインレジスタとしての働きをする。レジスタ１
０３の出力はＤ／Ａ変換器１０４に入力される。なお、
Ｄ／Ａ変換器１０４のセットリングタイムが長い場合に
は、Ｄ／Ａ変換器１０４とＶＣＯ１０５の間にサンプル
ホールド回路を挿入することにより周波数切替え時間を
短くできる。Ｄ／Ａ変換器１０４出力はｖＣ０１０５に
入力され、ｖｃ０１０５出力の周波数は、タイミング回
路１０７、ゲート回路１０８、カウンタ１０９により
測定される。カウンタ１０９により測定されたＶＣ０１
０５出力周波数と、希望周波数入力値１０１と、レジス
タ１０３出力とＲＡＭ １０２中の値を用いて制御回路
１１０が演算を行い、ＶＣＯ１０５出力周波数が、希望
周波数入力値１０１になるようにＲＡＭ１０２上の値を
更新する。また、第１の発明では制御回路１１０を用い
た補間操作によシ設定されたことのない周波数について
も、ＲＡＭ １０２上の表に登録する。この操作を希望
周波数入力値１０１が変化するごとに繰シ返すことによ
りＲＡＭ １０２上の表又は関係式の精度を向上させる
。Ｄ／Ａ変換器１０４の直線誤差はＲＡＭ １０２中の
表又は関係式によシ補正されるため、問題とはならない
。
れ、レジスタ１０３に記憶される。レジスタ１０３は、
パイプラインレジスタとしての働きをする。レジスタ１
０３の出力はＤ／Ａ変換器１０４に入力される。なお、
Ｄ／Ａ変換器１０４のセットリングタイムが長い場合に
は、Ｄ／Ａ変換器１０４とＶＣＯ１０５の間にサンプル
ホールド回路を挿入することにより周波数切替え時間を
短くできる。Ｄ／Ａ変換器１０４出力はｖＣ０１０５に
入力され、ｖｃ０１０５出力の周波数は、タイミング回
路１０７、ゲート回路１０８、カウンタ１０９により
測定される。カウンタ１０９により測定されたＶＣ０１
０５出力周波数と、希望周波数入力値１０１と、レジス
タ１０３出力とＲＡＭ １０２中の値を用いて制御回路
１１０が演算を行い、ＶＣＯ１０５出力周波数が、希望
周波数入力値１０１になるようにＲＡＭ１０２上の値を
更新する。また、第１の発明では制御回路１１０を用い
た補間操作によシ設定されたことのない周波数について
も、ＲＡＭ １０２上の表に登録する。この操作を希望
周波数入力値１０１が変化するごとに繰シ返すことによ
りＲＡＭ １０２上の表又は関係式の精度を向上させる
。Ｄ／Ａ変換器１０４の直線誤差はＲＡＭ １０２中の
表又は関係式によシ補正されるため、問題とはならない
。
本方式によるシンセサイザの周波数切替え時間は主にＤ
／Ａ変換器１０４とＶＣｏ １０５などのハードウェア
の性能によって決定され、原理的に周波数切替え時間を
長くする要素はない。
／Ａ変換器１０４とＶＣｏ １０５などのハードウェア
の性能によって決定され、原理的に周波数切替え時間を
長くする要素はない。
なお、周波数スイープ回路に本方式の周波数シンセサイ
ザを用いる場合には、Ｄ／Ａ変換器１０４の電流出力を
積分回路に入力し、この出力をＶＣＯ１０５に入力する
ことによシ、ＲＡＭ １０２の容量が少ない場合でも高
精度のスイープ動作が可能である。また、スイープの時
間と周波数の関係に直線性が要求されるときには、スイ
ープ速度に応じた定電流をＤ／Ａ変換器１０４の電流出
力と並列に積分回路に入力することによシ、ＲＡＭ １
０２の容量が少々い場合であっても高精度のスイープ動
作が可能である。棟だ、ＲＡ、Ｍ２Ｏ３とＤ／Ａ変換器
１０４の間にディジタルの全加算器を挿入し、スイープ
速度に応じた数値をこれに加算することにより、上記と
同様の効果が期待できる。まだ、ＲＡＭ１０２の内容を
適宜変更することにより、スイープの時間と周波数の関
係が非直線的である（例えば時間と周波数の関係が対数
になる。）スイープ動作を実現するととも容易に行える
。
ザを用いる場合には、Ｄ／Ａ変換器１０４の電流出力を
積分回路に入力し、この出力をＶＣＯ１０５に入力する
ことによシ、ＲＡＭ １０２の容量が少ない場合でも高
精度のスイープ動作が可能である。また、スイープの時
間と周波数の関係に直線性が要求されるときには、スイ
ープ速度に応じた定電流をＤ／Ａ変換器１０４の電流出
力と並列に積分回路に入力することによシ、ＲＡＭ １
０２の容量が少々い場合であっても高精度のスイープ動
作が可能である。棟だ、ＲＡ、Ｍ２Ｏ３とＤ／Ａ変換器
１０４の間にディジタルの全加算器を挿入し、スイープ
速度に応じた数値をこれに加算することにより、上記と
同様の効果が期待できる。まだ、ＲＡＭ１０２の内容を
適宜変更することにより、スイープの時間と周波数の関
係が非直線的である（例えば時間と周波数の関係が対数
になる。）スイープ動作を実現するととも容易に行える
。
壕だ、本方式を構成する回路のほとんどがディジタル回
路であるだめ、集積回路化が容易である。とのため、装
置の大幅な軽量化、低廉化が図れる。
路であるだめ、集積回路化が容易である。とのため、装
置の大幅な軽量化、低廉化が図れる。
以上述べたように、本発明によれば、周波数の切替え時
間の短いシンセサイザが極めて安価に構成できるだめ、
従来の技術では実用化が困難であった周波数ホッピング
方式などの優れた通信方式を実用化できる。寸だ、本発
明をレーダー、通信機、測定器等に広く応用することに
より、高性能な装置を実現でき、その効果は犬なるもの
である。
間の短いシンセサイザが極めて安価に構成できるだめ、
従来の技術では実用化が困難であった周波数ホッピング
方式などの優れた通信方式を実用化できる。寸だ、本発
明をレーダー、通信機、測定器等に広く応用することに
より、高性能な装置を実現でき、その効果は犬なるもの
である。
第１図は、スイッチ・アンド・デバイド型シンセサイザ
の構成図、第２図は本発明による高速周波数切替えシン
セサイザの一実施例構成を示す。 図中の符号１．２．３．４．５はそれぞれ周波数の異な
る固定周波数発振器、６はスイッチ、７は混合器、８は
帯域通過フィルタ、９は分周器、１０は低域通過フィル
タ、まだ、１１を１単位として直列接続する。第２図の
１０１は 希望周波数入力値、１０２はＲ，ＡＭ、 １
０３はレジスフ、１０４はＤ／Ａ変換器、１０５はＶＣ
Ｏ１１０６は出力、 １０７はタイミング回路、１０８
はゲート回路、１０９はカウンタ、１１０は制御回路を
表わす。 特許出願人 郵政省電波研究所長 噴 り（口 ２３ ４’） 手続補正書（自発） 昭和６２年２月ノ３日
の構成図、第２図は本発明による高速周波数切替えシン
セサイザの一実施例構成を示す。 図中の符号１．２．３．４．５はそれぞれ周波数の異な
る固定周波数発振器、６はスイッチ、７は混合器、８は
帯域通過フィルタ、９は分周器、１０は低域通過フィル
タ、まだ、１１を１単位として直列接続する。第２図の
１０１は 希望周波数入力値、１０２はＲ，ＡＭ、 １
０３はレジスフ、１０４はＤ／Ａ変換器、１０５はＶＣ
Ｏ１１０６は出力、 １０７はタイミング回路、１０８
はゲート回路、１０９はカウンタ、１１０は制御回路を
表わす。 特許出願人 郵政省電波研究所長 噴 り（口 ２３ ４’） 手続補正書（自発） 昭和６２年２月ノ３日
Claims (2)
- （１）ディジタル・アナログ変換器（以下「Ｄ／Ａ変換
器」と略記する。）出力により電圧制御発振器（以下「
ＶＣＯ」と略記する。）を駆動する回路において、ＶＣ
Ｏの出力周波数を測定し、測定周波数と設定したＤ／Ａ
変換器入力値と希望周波数を用いて、次に設定する希望
周波数に対応するＤ／Ａ変換器入力値を予測して用いる
ことにより、ＶＣＯの出力周波数の設定を正確で高速に
行えることを特徴とする高速周波数切替えシンセサイザ
。 - （２）Ｄ／Ａ変換器出力によりＶＣＯを駆動する回路に
おいて、ＶＣＯの出力周波数を測定し、測定周波数と設
定したＤ／Ａ変換器入力値と希望周波数を用い、あらか
じめ書き換え可能な記憶素子（以下「ＲＡＭ」と略記す
る。）に作成しておいた「ＶＣＯの出力周波数対Ｄ／Ａ
変換器入力値の表」を用いてＤ／Ａ変換器入力値を定め
、その出力により、駆動されるＶＣＯの出力周波数を測
定し、測定周波数と設定したＤ／Ａ変換器入力値と希望
周波数とＲＡＭ上の表の値を用いてＲＡＭ上の表を更新
し、この操作を反復し、「ＶＣＯの出力周波数対Ｄ／Ａ
変換器入力値の表」の精度を向上させることにより、Ｖ
ＣＯの出力周波数の設定を正確で高速に行えることを特
徴とする高速周波数切替えシンセサイザ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60270817A JPS62294331A (ja) | 1985-12-03 | 1985-12-03 | 周波数シセサイザ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60270817A JPS62294331A (ja) | 1985-12-03 | 1985-12-03 | 周波数シセサイザ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62294331A true JPS62294331A (ja) | 1987-12-21 |
Family
ID=17491430
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60270817A Pending JPS62294331A (ja) | 1985-12-03 | 1985-12-03 | 周波数シセサイザ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62294331A (ja) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5299756A (en) * | 1976-02-18 | 1977-08-22 | Seiko Epson Corp | Automatic temperature compensation system of frequency |
| JPS5486256A (en) * | 1977-12-21 | 1979-07-09 | Nec Corp | Frequency control circuit |
| JPS5632809A (en) * | 1979-08-28 | 1981-04-02 | Seikosha Co Ltd | Correcting unit for frequency |
-
1985
- 1985-12-03 JP JP60270817A patent/JPS62294331A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5299756A (en) * | 1976-02-18 | 1977-08-22 | Seiko Epson Corp | Automatic temperature compensation system of frequency |
| JPS5486256A (en) * | 1977-12-21 | 1979-07-09 | Nec Corp | Frequency control circuit |
| JPS5632809A (en) * | 1979-08-28 | 1981-04-02 | Seikosha Co Ltd | Correcting unit for frequency |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| De Muer et al. | On the analysis of/spl Delta//spl Sigma/fractional-N frequency synthesizers for high-spectral purity | |
| US4943955A (en) | Atomic clock | |
| JPS63219225A (ja) | クロック信号発生器 | |
| EP0050392A1 (en) | Automatic frequency control system | |
| JPH08292214A (ja) | 精密電圧測定システム | |
| JPS6111003B2 (ja) | ||
| US6377644B1 (en) | Periodic signal digital testing | |
| US4144572A (en) | Accurate phase-measuring system using arithmetic synthesis | |
| JPH01168122A (ja) | 周波数合成器 | |
| EP0192981B1 (en) | Circuit for measuring characteristics of a device under test | |
| JPS62294331A (ja) | 周波数シセサイザ | |
| JPH07209351A (ja) | スペクトラム・アナライザ用局部発振器 | |
| Mattison et al. | Phase noise in direct digital synthesizers (atomic clocks application) | |
| Musch et al. | Fractional divider concepts with phase-lock-control for the generation of precise linear frequency ramps | |
| Calosso et al. | Local oscillators and digital electronics for compact atomic clocks | |
| US7450680B2 (en) | Fractional-N divider configurable as a polynomial function for real-time PLL swept frequency applications | |
| Karlquist | A new RF architecture for cesium frequency standards | |
| Musch et al. | A high precision analog frequency-ramp generator using a phase-locked-loop structure | |
| CA2146174C (en) | High precision rf vector analysis system based on synchronous sampling | |
| JPH01144818A (ja) | 数値制御形発振回路 | |
| Wagner et al. | Adaptive frequency sweep linearization based on phase accumulator principle | |
| JPH08201450A (ja) | スペクトラムアナライザ | |
| JPS5817710A (ja) | 掃引発振器 | |
| Courteau et al. | A high precision RF vector analyzer based on synchronous sampling | |
| Zhou | A new technique of frequency synthesis |