JPS6231406B2 - - Google Patents

Info

Publication number
JPS6231406B2
JPS6231406B2 JP9235884A JP9235884A JPS6231406B2 JP S6231406 B2 JPS6231406 B2 JP S6231406B2 JP 9235884 A JP9235884 A JP 9235884A JP 9235884 A JP9235884 A JP 9235884A JP S6231406 B2 JPS6231406 B2 JP S6231406B2
Authority
JP
Japan
Prior art keywords
oscillation
terminal
recording
bias
oscillation circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP9235884A
Other languages
English (en)
Other versions
JPS59218609A (ja
Inventor
Hiroshi Hamanaka
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP59092358A priority Critical patent/JPS59218609A/ja
Publication of JPS59218609A publication Critical patent/JPS59218609A/ja
Publication of JPS6231406B2 publication Critical patent/JPS6231406B2/ja
Granted legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11BINFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B5/00Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
    • G11B5/02Recording, reproducing, or erasing methods; Read, write or erase circuits therefor
    • G11B5/027Analogue recording
    • G11B5/03Biasing

Landscapes

  • Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)

Description

【発明の詳細な説明】 本発明はテープレコーダのバイアス発振回路に
係り、特にプツシユプル方式の発振回路を用いた
バイアス発振回路に関し、その目的とするところ
は録音動作を停止させた時、発振回路の発振動作
を迅速に停止させることにある。
従来におけるこの種のバイアス発振回路は第1
図に示すように構成されている。すなわち直流電
源+Bより録音再生切換スイツチS1の録音端子
c、共通端子bを通り電源供給用抵抗R5を介し
て発振コイルTの一次側巻線の中間端子eに電源
を供給している。そして上記発振コイルTの一次
側中間端子eとアース間に電源用電解コンデンサ
C4が接続されている。
上記発振コイルTの一次側中間端子eに供給さ
れた電源は、上記発振コイルTの、一次側中間端
子eと一方の端子d間の巻線を通して発振用トラ
ンジスタQ1のコレクタと、ベースバイアス用抵
抗R2を介して発振用トランジスタQ2のベースと
にそれぞれ電源を供給している。同様に上記発振
コイルTの、一次側中間端子eと他方の端子f間
の巻線を通して発振用トランジスタQ2のコレク
タと、ベースバイアス用抵抗R1を介して発振用
トランジスタQ1のベースとにそれぞれ電流を供
給している。
またコンデンサC2は発振用トランジスタQ1
コンデンサC3は発振用トランジスタQ2の正帰還
用コンデンサとして発振の起動及び継続させる働
きをもつている。エミツタ抵抗R3,R4は発振を
安定に行なう為に設けられている。
さらに上記発振コイルTの二次側巻線の両端子
g,h間には共振用コンデンサC1が接続されて
おり、このコンデンサC1の静電容量と発振コイ
ルTの二次側端子g,h間のインダクタンスによ
つて発振周波数が決定される。そして発振コイル
Tに二次側端子hはアースに接続されており、出
力は二次側端子gから取り出され録音ヘツドHに
バイアス電流を供給するようになつている。
そこで今、録音再生切換スイツチS1を録音側か
ら再生側に切り換えると該スイツチS1の端子b,
c間が開放される為、電源+Bから発振回路への
電源供給が切れる。しかしこの時、電源用電解コ
ンデンサC4に電荷が蓄えられているので、これ
が放電されるまで発振動作は継続され発振停止時
間は第2図に示す様にtOに相当する比較的長い
時間になる。
このように発振停止時間が長いと、録音から停
止操作あるいは録音からレビユー操作を行なうと
バイアス信号がテープに録音されて、後でその個
所を再生するとノイズが出るという問題があつ
た。
そこで本発明はこのような問題を解消するた
め、第3図に示す一実施例のように発振用トラン
ジスタQ1のコレクタと録音再生切換スイツチS1
の再生側端子aを接続している。他の部分は第1
図と同じであるので説明を省略する。
こうすることにより録音再生切換スイツチS1
再生側に切り換わると発振コイルTの一次巻線の
端子d,e間が録音再生切換スイツチS1の再生側
端子a、共通端子b、電源供給用抵抗R5を介し
て短絡される。
発振コイルTの端子d,e間の巻線は発振用ト
ランジスタQ1のコレクタ負荷となつているの
で、上記端子d,e間が電源供給用抵抗R5で短
絡されると発振用トランジスタQ1の発振が停止
する。これと同時に発振コイルTの端子dから帰
還用コンデンサC3を介しての発振用トランジス
タQ2のベースへの正帰還がなくなる為、発振用
トランジスタQ2の発振も停止する。
この時の発振停止時間は第4図に示す様にt1
(<tO)に相当する時間になり、第2図のtO
比べて大幅に短くなつている。
なお上記実施例では発振用トランジスタQ1
コレクタを録音再生切換スイツチS1の再生側端子
aに接続しているが、発振用トランジスタQ2
コレクタを上記再生側端子aに接続しても同様の
結果が得られる。
以上説明したように本発明のバイアス発振回路
によれば、従来の発振回路に1本だけ結線を追加
するだけで録音を停止した際、バイアス発振出力
も素早く停止させることができ、しかも上記結線
は発振回路を形成するためのプリント基板に導箔
を1本追加するだけで安価に実施することができ
る。
【図面の簡単な説明】
第1図は従来のバイアス発振回路を示す回路
図、第2図は同回路の発振停止動作を説明する波
形図、第3図は本発明の一実施例におけるバイア
ス発振回路を示す回路図、第4図は同回路の発振
停止動作を説明する波形図である。 H……録音ヘツド、C1……共振用コンデン
サ、T……発振コイル、R1,R2……ベースバイ
アス抵抗、C2,C3……帰還用コンデンサ、Q1
Q2……発振用トランジスタ、R3,R4……エミツ
タ抵抗、C4……電源用電解コンデンサ、R5……
電源供給用抵抗、S1……録音再生切換スイツチ、
+B……供給用電源。

Claims (1)

    【特許請求の範囲】
  1. 1 録音再生切換スイツチの録音端子、共通端子
    から抵抗、コンデンサからなる時定数回路を介し
    てプツシユプル方式の発振回路に電源を供給する
    ように構成したバイアス発振回路において、上記
    録音再生切換スイツチ再生端子とプツシユプル方
    式の発振回路を構成する2つのトランジスタのい
    ずれか一方のコレクタとを接続したことを特徴と
    するバイアス発振回路。
JP59092358A 1984-05-09 1984-05-09 バイアス発振回路 Granted JPS59218609A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59092358A JPS59218609A (ja) 1984-05-09 1984-05-09 バイアス発振回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59092358A JPS59218609A (ja) 1984-05-09 1984-05-09 バイアス発振回路

Publications (2)

Publication Number Publication Date
JPS59218609A JPS59218609A (ja) 1984-12-08
JPS6231406B2 true JPS6231406B2 (ja) 1987-07-08

Family

ID=14052177

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59092358A Granted JPS59218609A (ja) 1984-05-09 1984-05-09 バイアス発振回路

Country Status (1)

Country Link
JP (1) JPS59218609A (ja)

Also Published As

Publication number Publication date
JPS59218609A (ja) 1984-12-08

Similar Documents

Publication Publication Date Title
JPS6231406B2 (ja)
JPH0538403Y2 (ja)
JPH0351762Y2 (ja)
JP2615663B2 (ja) バイアス発振回路
JPS5814415Y2 (ja) 時計つきテ−プレコ−ダ
JPS6220889Y2 (ja)
JPH0548293Y2 (ja)
JPS606896Y2 (ja) 記録再生切換え装置
JPH0544882Y2 (ja)
JPH079488Y2 (ja) ヘッド切替装置
JPH0240562Y2 (ja)
JPH0222803Y2 (ja)
JPS6220888Y2 (ja)
JPH0629764Y2 (ja) 高域補償回路
KR910006136Y1 (ko) 플레이어에 의한 레코오드에 기록된 정보를 데크의 카세트 테이프에 고속 녹음하기위한 장치
JPS6020174Y2 (ja) バイアス発振回路
JP2509385Y2 (ja) 記録再生装置に於ける信号切換回路
JPS60159510U (ja) テ−プレコ−ダ
JPH0648581Y2 (ja) 頭出し信号記録回路
JPS6017930Y2 (ja) 発振回路
JPH0430642Y2 (ja)
JPH0810975Y2 (ja) 低周波増幅器
JPS59135510U (ja) テ−プレコ−ダの録音・再生切換回路
JPS6284480A (ja) ラジオ受信機付テ−プレコ−ダ
JPS5923298U (ja) チヨツパ電力制御回路