JPS6233593B2 - - Google Patents
Info
- Publication number
- JPS6233593B2 JPS6233593B2 JP54138196A JP13819679A JPS6233593B2 JP S6233593 B2 JPS6233593 B2 JP S6233593B2 JP 54138196 A JP54138196 A JP 54138196A JP 13819679 A JP13819679 A JP 13819679A JP S6233593 B2 JPS6233593 B2 JP S6233593B2
- Authority
- JP
- Japan
- Prior art keywords
- channel
- key
- register
- key data
- specifying means
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Electrophonic Musical Instruments (AREA)
Description
本発明はデジタル処理で楽音を発生する方式の
鍵盤楽器、およびアナログ処理で楽音を発生する
方式の多音シンセサイザ等の簡単で処理時間の速
い鍵盤スイツチ情報の割当方式に関するものであ
る。 従来、これらの電子鍵盤楽器において、アナロ
グ処理楽音発生方式で通常行なわれているよう
に、鍵盤上のそれぞれのスイツチに対応して楽音
発生手段を設けることは徒らにシステムを複雑化
して実用に程遠い構成となる。この問題を解決す
るために、演奏者に制約を加えることがない程度
に同時発音数を制限することが一般に行なわれて
いる。すなわち、同時発音数だけ用意された楽音
発生手段に対応して設けられた割当用メモリに割
当装置によつて鍵盤スイツチ情報を記憶させ所望
とする楽音を得る方式である。このような割当装
置を実用化するに際し、多数の個別部品の集合体
の代りに集積回路（IC）化が行なわれ、さらに
これらを量産化により低価格とするため、多種多
様の電子鍵盤楽器に共通に使用できることが望ま
しい。 しかし、一般に電子鍵盤楽器においては機種が
大形になれば鍵盤スイツチ数と鍵盤の段数は共に
増加し、小形になればともに減少する。すなわ
ち、鍵盤スイツチ数は61，49，44，37，25，13に
亘り、鍵盤の段数は１〜３またはそれ以上に及
ぶ。これらに同一の割当装置を適用すると、その
経済性の向上に反しきわめて冗長性の高いものに
なる。さらに、大形機種の演奏者と小形機種の演
奏者とではその演奏能力に大きな差があり、同時
発音数の制限もそれぞれの能力に合せて設定する
ことが望まれ、この点からも同一の割当装置の適
用には無理があつた。 一方、割当装置のアルゴリズムは現時点では確
立されていないので、設計製作した割当装置が後
日演奏者に思いがけない制約を与えることとな
り、割当方法の変更を余儀なくされることもしば
しば起り、集積化に際し常に全面破棄の危険性を
含んでいる。そこで同時発音数の設定が容易な割
当装置の実現が望まれる。さらにデジタル処理の
鍵盤楽器では楽音エンベロープ発生器も当然、デ
ジタル処理されているので、発音の停止時、すな
わち押鍵され打撃音の発音が開始された後、楽音
が漸次減衰していき発音が停止する時点を示すリ
リースエンド信号の発生は容易であり、この信号
により対応する割当装置内の鍵盤スイツチ情報を
消去すればよいが、アナログ処理の多音シンセサ
イザでは楽音エンベロープ発生器もアナログ処理
のものが多く、リリースエンド信号を発生するた
めには、楽音エンベロープが発音停止を示すレベ
ルまで達したかどうかを判定するアナログコンパ
レータを同時発音数だけ用意する必要があり、大
きな経済的負担となる。このことから楽音エンベ
ロープ発生器から割当装置へのフイードバツクを
必要としない、換言すれば、リリースエンド信号
を必要としないような割当方法が要望されてい
た。 本発明の目的は簡単な構成、手順で同時発音数
の変更設定が容易であり、さらに楽音エンベロー
プ発生器からのフイードバツク信号を全く必要と
しない鍵盤スイツチ情報の割当方式を提供するこ
とである。 前記目的を達成するため、本発明の鍵盤スイツ
チ情報の割当方式は、鍵盤の各キースイツチのオ
ン、オフを検出し、同時最大発音数だけのチヤン
ネル領域を有し上記キー情報を記憶するキーデー
タレジスタと、押鍵時または離鍵時に前記キーデ
ータレジスタのチヤンネル領域をアドレス指定
し、かつ該チヤンネルが発音状態であるか否かを
符号で示すチヤンネルレジスタと、押鍵時前記チ
ヤンネルレジスタを指定しチヤンネル数に達する
とリセツトするオンチヤンネル指定手段と、該オ
ンチヤンネル指定手段と初期値を同じくし、離鍵
時前記チヤンネルレジスタを指定しチヤンネル数
に達するとリセツトするオフチヤンネル指定手段
と、を具え、 押鍵時オンチヤンネル指定手段によつて指定さ
れるチヤンネルレジスタのキーチヤンネルコード
をアドレスとするキーデータをキーデータレジス
タの指定チヤンネル領域に記憶させ、前記オンチ
ヤンネル指定手段の値を１つ増加させるように
し、離鍵時キーデータレジスタに記憶されたキー
データから離鍵されたキーデータと同一音名を探
索し、オフチヤンネル指定手段によつて指定され
るチヤンネルレジスタに、前記キーデータレジス
タの探索されたキーデータに対応するキーチヤン
ネルコードとキーオフ情報を記憶し、オフチヤン
ネル指定手段の値を１つ増加させるようにし、該
オフチヤンネル指定手段の値が１つ増加すること
により、離鍵されたキーチヤンネルコードを前記
チヤンネルレジスタに古い順に記憶させ、押鍵時
には前記オンチヤンネル指定手段の値が１つ増加
することにより、前記チヤンネルレジスタに記憶
されているキーチヤンネルコードを古い順に指定
することを特徴とするものである。 以下本発明を実施例につき詳述する。 第１図は本発明の実施例の構成を示す説明図で
ある。同図において、鍵盤回路１０は割当装置で
あるアサイナ２０から上鍵６オクターブ、下鍵６
オクターブの12ビツトの順次パルスの信号を受取
り、これにより任意の鍵盤の任意のオクターブに
対応する音名情報（Ｃ，Ｃ#，Ｄ，……，Ｂに対
応する12ビツト）をアサイナ２０に送出する。 鍵盤回路１０は、第２図に示すように、上鍵１
１、下鍵１２より成り、出力ポート１は各鍵のオ
クターブに対応した12ビツトで順次オクターブの
バスバーを探索している。そして、入力ポート１
から順次音名情報を入力し、何番目に入力した音
名情報かにより、どの鍵盤のどのオクターブの情
報かを判断している。 アサイナ２０は情報処理装置（CPU）２１と
これを駆動するCPUクロツク発生器２２とプロ
グラムメモリ２３とアサインメントメモリ２４、
イベントメモリ２５より成る。 CPU２１はその内部レジスタの１つを鍵盤コ
ード、オクターブコードの作成に使用し、このレ
ジスタの値をインクリメントして出力ポート１を
通し鍵盤回路１０に出力する。鍵盤回路１０は即
時指定されたオクターブの鍵情報をアサイナ２０
に送出する。 第３図は第１図の実施例のアサイナ２０の動作
を説明するフローチヤートであり、そのメインル
ーチンを示す。 まずその要部のイベントメモリ２５のデータ構
成を第１表に示す。
鍵盤楽器、およびアナログ処理で楽音を発生する
方式の多音シンセサイザ等の簡単で処理時間の速
い鍵盤スイツチ情報の割当方式に関するものであ
る。 従来、これらの電子鍵盤楽器において、アナロ
グ処理楽音発生方式で通常行なわれているよう
に、鍵盤上のそれぞれのスイツチに対応して楽音
発生手段を設けることは徒らにシステムを複雑化
して実用に程遠い構成となる。この問題を解決す
るために、演奏者に制約を加えることがない程度
に同時発音数を制限することが一般に行なわれて
いる。すなわち、同時発音数だけ用意された楽音
発生手段に対応して設けられた割当用メモリに割
当装置によつて鍵盤スイツチ情報を記憶させ所望
とする楽音を得る方式である。このような割当装
置を実用化するに際し、多数の個別部品の集合体
の代りに集積回路（IC）化が行なわれ、さらに
これらを量産化により低価格とするため、多種多
様の電子鍵盤楽器に共通に使用できることが望ま
しい。 しかし、一般に電子鍵盤楽器においては機種が
大形になれば鍵盤スイツチ数と鍵盤の段数は共に
増加し、小形になればともに減少する。すなわ
ち、鍵盤スイツチ数は61，49，44，37，25，13に
亘り、鍵盤の段数は１〜３またはそれ以上に及
ぶ。これらに同一の割当装置を適用すると、その
経済性の向上に反しきわめて冗長性の高いものに
なる。さらに、大形機種の演奏者と小形機種の演
奏者とではその演奏能力に大きな差があり、同時
発音数の制限もそれぞれの能力に合せて設定する
ことが望まれ、この点からも同一の割当装置の適
用には無理があつた。 一方、割当装置のアルゴリズムは現時点では確
立されていないので、設計製作した割当装置が後
日演奏者に思いがけない制約を与えることとな
り、割当方法の変更を余儀なくされることもしば
しば起り、集積化に際し常に全面破棄の危険性を
含んでいる。そこで同時発音数の設定が容易な割
当装置の実現が望まれる。さらにデジタル処理の
鍵盤楽器では楽音エンベロープ発生器も当然、デ
ジタル処理されているので、発音の停止時、すな
わち押鍵され打撃音の発音が開始された後、楽音
が漸次減衰していき発音が停止する時点を示すリ
リースエンド信号の発生は容易であり、この信号
により対応する割当装置内の鍵盤スイツチ情報を
消去すればよいが、アナログ処理の多音シンセサ
イザでは楽音エンベロープ発生器もアナログ処理
のものが多く、リリースエンド信号を発生するた
めには、楽音エンベロープが発音停止を示すレベ
ルまで達したかどうかを判定するアナログコンパ
レータを同時発音数だけ用意する必要があり、大
きな経済的負担となる。このことから楽音エンベ
ロープ発生器から割当装置へのフイードバツクを
必要としない、換言すれば、リリースエンド信号
を必要としないような割当方法が要望されてい
た。 本発明の目的は簡単な構成、手順で同時発音数
の変更設定が容易であり、さらに楽音エンベロー
プ発生器からのフイードバツク信号を全く必要と
しない鍵盤スイツチ情報の割当方式を提供するこ
とである。 前記目的を達成するため、本発明の鍵盤スイツ
チ情報の割当方式は、鍵盤の各キースイツチのオ
ン、オフを検出し、同時最大発音数だけのチヤン
ネル領域を有し上記キー情報を記憶するキーデー
タレジスタと、押鍵時または離鍵時に前記キーデ
ータレジスタのチヤンネル領域をアドレス指定
し、かつ該チヤンネルが発音状態であるか否かを
符号で示すチヤンネルレジスタと、押鍵時前記チ
ヤンネルレジスタを指定しチヤンネル数に達する
とリセツトするオンチヤンネル指定手段と、該オ
ンチヤンネル指定手段と初期値を同じくし、離鍵
時前記チヤンネルレジスタを指定しチヤンネル数
に達するとリセツトするオフチヤンネル指定手段
と、を具え、 押鍵時オンチヤンネル指定手段によつて指定さ
れるチヤンネルレジスタのキーチヤンネルコード
をアドレスとするキーデータをキーデータレジス
タの指定チヤンネル領域に記憶させ、前記オンチ
ヤンネル指定手段の値を１つ増加させるように
し、離鍵時キーデータレジスタに記憶されたキー
データから離鍵されたキーデータと同一音名を探
索し、オフチヤンネル指定手段によつて指定され
るチヤンネルレジスタに、前記キーデータレジス
タの探索されたキーデータに対応するキーチヤン
ネルコードとキーオフ情報を記憶し、オフチヤン
ネル指定手段の値を１つ増加させるようにし、該
オフチヤンネル指定手段の値が１つ増加すること
により、離鍵されたキーチヤンネルコードを前記
チヤンネルレジスタに古い順に記憶させ、押鍵時
には前記オンチヤンネル指定手段の値が１つ増加
することにより、前記チヤンネルレジスタに記憶
されているキーチヤンネルコードを古い順に指定
することを特徴とするものである。 以下本発明を実施例につき詳述する。 第１図は本発明の実施例の構成を示す説明図で
ある。同図において、鍵盤回路１０は割当装置で
あるアサイナ２０から上鍵６オクターブ、下鍵６
オクターブの12ビツトの順次パルスの信号を受取
り、これにより任意の鍵盤の任意のオクターブに
対応する音名情報（Ｃ，Ｃ#，Ｄ，……，Ｂに対
応する12ビツト）をアサイナ２０に送出する。 鍵盤回路１０は、第２図に示すように、上鍵１
１、下鍵１２より成り、出力ポート１は各鍵のオ
クターブに対応した12ビツトで順次オクターブの
バスバーを探索している。そして、入力ポート１
から順次音名情報を入力し、何番目に入力した音
名情報かにより、どの鍵盤のどのオクターブの情
報かを判断している。 アサイナ２０は情報処理装置（CPU）２１と
これを駆動するCPUクロツク発生器２２とプロ
グラムメモリ２３とアサインメントメモリ２４、
イベントメモリ２５より成る。 CPU２１はその内部レジスタの１つを鍵盤コ
ード、オクターブコードの作成に使用し、このレ
ジスタの値をインクリメントして出力ポート１を
通し鍵盤回路１０に出力する。鍵盤回路１０は即
時指定されたオクターブの鍵情報をアサイナ２０
に送出する。 第３図は第１図の実施例のアサイナ２０の動作
を説明するフローチヤートであり、そのメインル
ーチンを示す。 まずその要部のイベントメモリ２５のデータ構
成を第１表に示す。
【表】
イベントメモリ２５は上表に示すように、鍵盤
スイツチ１０の一鍵一鍵がこのメモリ領域のある
ビツトと対応している。イベントメモリの初期値
は全部“０”としておく。鍵が押された時、イベ
ントメモリ２５内の対応するビツトを“１”と
し、その鍵が離されれば“０”に戻す。鍵盤回路
１０からの音名情報は入力ポート１より入力し、
前回走査した時に残された音名情報を記憶したイ
ベントメモリ２５内の対応する鍵盤、オクターブ
の音名情報と比較し、変化の有無を調べる。この
場合の変化を以下イベントと称する。前回走査し
た時と比較して鍵盤スイツチの開閉状態が異なつ
ていた場合はイベントが存在した状態であり、逆
に開閉状態に変化がなければイベントがなかつた
ことになる。イベントがなかつた場合には鍵盤回
路１０の走査が次に移る。イベントがあつた場合
は、ON（オン）からOFF（オフ）のイベント
か、OFFからONのイベントか等を調べ、もし、
OFFからONであればアサインメントメモリ２４
のオンチヤンネルポインタ２４４の指定するチヤ
ンネルレジスタ２４２に記憶されているチヤンネ
ルコードによりイベントの発生した音名コードと
オクターブコードをキーデータレジスタ２４１に
記憶する。また、ONからOFFであればキーデー
タレジスタ２４１に記憶されている音名コードと
オクターブコードが、イベントの発生した鍵の音
名コードとオクターブコードと同一のチヤンネル
か否かを調べ、該チヤンネルアドレス番号とキー
オフ情報とをオフチヤンネルポインタ２４３の指
定するチヤンネルレジスタ２４２に記憶する。 このように上鍵、下鍵と一通り走査したなら
ば、アサインメントメモリ２４の内容のうちキー
データとキーオン、オフの情報を他のブロツク、
たとえば第１図に点線で示す楽音エンベロープ発
生器３１、楽音周波数発生器３２、楽音波形発生
器３３等に転送する。 第３図は本発明の要部の動作を示すフローチヤ
ートである。まずにおいて、初期値設定を行な
い、で鍵盤回路１０の指定オクターブより鍵情
報を入力する。次にで指定オクターブ内でイベ
ントがあるかないかをチエツクし、なかつたら
に移り、次のオクターブを指定する。もし、に
おいてイベントがあつた場合、でそのイベント
が鍵オフイベントかどうかを判定する。もし、鍵
オフイベントであるならで初期値設定し、後述
するの鍵オフ処理を行なう。で指定オクター
ブ内の鍵オフ処理が完了したか否かを判断し、ま
だ残つていたらの鍵オフ処理に戻り完了するま
でループ処理する。 鍵オフ処理を完了したら、の鍵オンイベント
があるかどうかを判定して、なかつたらに移
る。イベントがあつたらの初期値設定をして、
のオーバフローがあるかどうかを判定する。こ
のオーバフローは同時発音チヤンネル数以上の押
鍵があつたことであり、のオーバフロー処理を
するものである。オーバフロー処理は各種の方法
があるが本発明と直接関係がないので説明を省略
する。オーバフローでない場合、後述する鍵オン
処理を行ない、でその処理が完了したか否か
を判定し、まだ処理が完了していなかつたら、
に戻つてループ処理を繰返す。この処理が完了し
たらに移り、次のオクターブを走査して上記手
順を繰り返す。 第４図ａ〜ｄは本発明の要部であるアサインメ
ントメモリ２４の構成を示し、第５図ａ，ｂはそ
の動作を示すフローチヤートである。 第４図ａ〜ｄはそれぞれアサインメントメモリ
２４のキーデータレジスタ２４１、チヤンネルレ
ジスタ２４２、オフチヤンネルポインタ２４３お
よびオンチヤンネルポインタ２４４を示してい
る。これらにより前述のフローチヤートにおける
オン処理とオフ処理を行なう。 同図ａのキーデータレジスタ２４１のキーデー
タはオクターブコード３ビツトと音名コード４ビ
ツトの７ビツトより成り、アドレス番号D0〜D7
の８チヤンネルのメモリ領域をもつている。同図
ｂのチヤンネルレジスタ２４２は前記キーデータ
レジスタ２４１のアドレスを示すキーチヤンネル
コード３ビツトとON／OFF1ビツトの４ビツト
より成り、アドレス番号C0〜C7の８チヤンネル
のメモリ領域をもつている。同図ｃは、鍵がオフ
された時キーデータレジスタのチヤンネルの一つ
が開放されたことであり、その開放されたチヤン
ネル番号とON／OFFビツトOFFをチヤンネルレ
ジスタへ記憶するための値をもつオフチヤンネル
ポインタ２４３である。また同図ｄは、鍵がオン
された時キーデータをキーデータレジスタの開放
されているチヤンネルへ記憶するが、この時どの
チヤンネルが開放されているかを示すチヤンネル
レジスタの値をもつオンチヤンネルポインタ２４
３である。 まずチヤンネルレジスタ２４２とオフチヤンネ
ルポインタ２４３、オンチヤンネルポインタ２４
４のオンチヤンネルの初期値の設定を第２表
（）、（）、（）のように設定する。
スイツチ１０の一鍵一鍵がこのメモリ領域のある
ビツトと対応している。イベントメモリの初期値
は全部“０”としておく。鍵が押された時、イベ
ントメモリ２５内の対応するビツトを“１”と
し、その鍵が離されれば“０”に戻す。鍵盤回路
１０からの音名情報は入力ポート１より入力し、
前回走査した時に残された音名情報を記憶したイ
ベントメモリ２５内の対応する鍵盤、オクターブ
の音名情報と比較し、変化の有無を調べる。この
場合の変化を以下イベントと称する。前回走査し
た時と比較して鍵盤スイツチの開閉状態が異なつ
ていた場合はイベントが存在した状態であり、逆
に開閉状態に変化がなければイベントがなかつた
ことになる。イベントがなかつた場合には鍵盤回
路１０の走査が次に移る。イベントがあつた場合
は、ON（オン）からOFF（オフ）のイベント
か、OFFからONのイベントか等を調べ、もし、
OFFからONであればアサインメントメモリ２４
のオンチヤンネルポインタ２４４の指定するチヤ
ンネルレジスタ２４２に記憶されているチヤンネ
ルコードによりイベントの発生した音名コードと
オクターブコードをキーデータレジスタ２４１に
記憶する。また、ONからOFFであればキーデー
タレジスタ２４１に記憶されている音名コードと
オクターブコードが、イベントの発生した鍵の音
名コードとオクターブコードと同一のチヤンネル
か否かを調べ、該チヤンネルアドレス番号とキー
オフ情報とをオフチヤンネルポインタ２４３の指
定するチヤンネルレジスタ２４２に記憶する。 このように上鍵、下鍵と一通り走査したなら
ば、アサインメントメモリ２４の内容のうちキー
データとキーオン、オフの情報を他のブロツク、
たとえば第１図に点線で示す楽音エンベロープ発
生器３１、楽音周波数発生器３２、楽音波形発生
器３３等に転送する。 第３図は本発明の要部の動作を示すフローチヤ
ートである。まずにおいて、初期値設定を行な
い、で鍵盤回路１０の指定オクターブより鍵情
報を入力する。次にで指定オクターブ内でイベ
ントがあるかないかをチエツクし、なかつたら
に移り、次のオクターブを指定する。もし、に
おいてイベントがあつた場合、でそのイベント
が鍵オフイベントかどうかを判定する。もし、鍵
オフイベントであるならで初期値設定し、後述
するの鍵オフ処理を行なう。で指定オクター
ブ内の鍵オフ処理が完了したか否かを判断し、ま
だ残つていたらの鍵オフ処理に戻り完了するま
でループ処理する。 鍵オフ処理を完了したら、の鍵オンイベント
があるかどうかを判定して、なかつたらに移
る。イベントがあつたらの初期値設定をして、
のオーバフローがあるかどうかを判定する。こ
のオーバフローは同時発音チヤンネル数以上の押
鍵があつたことであり、のオーバフロー処理を
するものである。オーバフロー処理は各種の方法
があるが本発明と直接関係がないので説明を省略
する。オーバフローでない場合、後述する鍵オン
処理を行ない、でその処理が完了したか否か
を判定し、まだ処理が完了していなかつたら、
に戻つてループ処理を繰返す。この処理が完了し
たらに移り、次のオクターブを走査して上記手
順を繰り返す。 第４図ａ〜ｄは本発明の要部であるアサインメ
ントメモリ２４の構成を示し、第５図ａ，ｂはそ
の動作を示すフローチヤートである。 第４図ａ〜ｄはそれぞれアサインメントメモリ
２４のキーデータレジスタ２４１、チヤンネルレ
ジスタ２４２、オフチヤンネルポインタ２４３お
よびオンチヤンネルポインタ２４４を示してい
る。これらにより前述のフローチヤートにおける
オン処理とオフ処理を行なう。 同図ａのキーデータレジスタ２４１のキーデー
タはオクターブコード３ビツトと音名コード４ビ
ツトの７ビツトより成り、アドレス番号D0〜D7
の８チヤンネルのメモリ領域をもつている。同図
ｂのチヤンネルレジスタ２４２は前記キーデータ
レジスタ２４１のアドレスを示すキーチヤンネル
コード３ビツトとON／OFF1ビツトの４ビツト
より成り、アドレス番号C0〜C7の８チヤンネル
のメモリ領域をもつている。同図ｃは、鍵がオフ
された時キーデータレジスタのチヤンネルの一つ
が開放されたことであり、その開放されたチヤン
ネル番号とON／OFFビツトOFFをチヤンネルレ
ジスタへ記憶するための値をもつオフチヤンネル
ポインタ２４３である。また同図ｄは、鍵がオン
された時キーデータをキーデータレジスタの開放
されているチヤンネルへ記憶するが、この時どの
チヤンネルが開放されているかを示すチヤンネル
レジスタの値をもつオンチヤンネルポインタ２４
３である。 まずチヤンネルレジスタ２４２とオフチヤンネ
ルポインタ２４３、オンチヤンネルポインタ２４
４のオンチヤンネルの初期値の設定を第２表
（）、（）、（）のように設定する。
【表】
キーチヤンネルコード
【表】
このような構成における鍵のオン、オフ処理は
第５図ａ，ｂのフローチヤートで示される。同図
ａのオン処理の場合、鍵盤回路１０でオンとなつ
た鍵のキーデータを第４図ａのフオーマツトに従
つて作成する。次に、第４図ｄのオンチヤンネル
ポインタ２４４の値に対応する同図ｂのチヤンネ
ルレジスタ２４２のアドレスに記憶されているキ
ーチヤンネルコードを読む。たとえば、最初の押
鍵の場合、オンチヤンネルポインタ２４４の値
“000”に対応したキーチヤンネルレジスタ２４２
のアドレス番号C0のキーチヤンネルコード
“000”を読み込み、その時チヤンネルレジスタ２
４２のON／OFFビツトを“１”とする。読み込
んだキーチヤンネルコードに対応し第４図ａのキ
ーデータレジスタ２４１のアドレスD0にオンさ
れた鍵のキーデータを書き込む。そしてオンチヤ
ンネルポインタ２４４の値を１だけ増加する。 次に第５図ｂのオフ処理の場合、鍵盤回路１０
でオフとなつた鍵のキーデータを作成し、キーデ
ータレジスタ２４１内には離鍵したキーデータが
どこかのチヤンネルに必ず書き込まれているか
ら、オフされた鍵のキーデータと一致するキーデ
ータが書き込まれているアドレスを探索する。一
致したキーデータが書き込まれているキーデータ
レジスタ２４１のアドレス番号を、オフチヤンネ
ルポインタアドレス２４３が指定するチヤンネル
レジスタ２４２のキーチヤンネルコードに書き込
み、ON／OFFビツトを“０”にする。そして、
オフチヤンネルポインタアドレス２４３の値を１
だけ増加する。 なお、オンチヤンネルポインタ２４４、オフチ
ヤンネルポインタ２４３はチヤンネル数の終段ま
たは装置のリセツトにより初期値に自動的に戻る
ように構成される。 以上の本発明の方法を適用した実施例を第３表
につき説明する。なお表中の数字は10進数で表わ
した。 縦欄にオンチヤンネルポインタ、オフチヤンネ
ルポインタ、チヤンネルレジスタ、キーデータレ
ジスタの各データにつき横欄の時点t1〜t18におけ
る変化を示したものである。チヤンネルレジスタ
の欄の括弧内はON／OFFビツトの状態を示す。
キーデータレジスタのキーデータはそのまま音名
で表した。 まず、t1時点で音名Ｃを押鍵すると前述のオン
処理の手順に従い、キーデータレジスタ２４１の
D0にＣ音のコードが書き込まれる。以下時点t2〜
t8に順次Ｃ#音〜Ｇ音を押鍵していくと、t8時点
の欄に示すように書き込まれる。これ以上押鍵し
ても
第５図ａ，ｂのフローチヤートで示される。同図
ａのオン処理の場合、鍵盤回路１０でオンとなつ
た鍵のキーデータを第４図ａのフオーマツトに従
つて作成する。次に、第４図ｄのオンチヤンネル
ポインタ２４４の値に対応する同図ｂのチヤンネ
ルレジスタ２４２のアドレスに記憶されているキ
ーチヤンネルコードを読む。たとえば、最初の押
鍵の場合、オンチヤンネルポインタ２４４の値
“000”に対応したキーチヤンネルレジスタ２４２
のアドレス番号C0のキーチヤンネルコード
“000”を読み込み、その時チヤンネルレジスタ２
４２のON／OFFビツトを“１”とする。読み込
んだキーチヤンネルコードに対応し第４図ａのキ
ーデータレジスタ２４１のアドレスD0にオンさ
れた鍵のキーデータを書き込む。そしてオンチヤ
ンネルポインタ２４４の値を１だけ増加する。 次に第５図ｂのオフ処理の場合、鍵盤回路１０
でオフとなつた鍵のキーデータを作成し、キーデ
ータレジスタ２４１内には離鍵したキーデータが
どこかのチヤンネルに必ず書き込まれているか
ら、オフされた鍵のキーデータと一致するキーデ
ータが書き込まれているアドレスを探索する。一
致したキーデータが書き込まれているキーデータ
レジスタ２４１のアドレス番号を、オフチヤンネ
ルポインタアドレス２４３が指定するチヤンネル
レジスタ２４２のキーチヤンネルコードに書き込
み、ON／OFFビツトを“０”にする。そして、
オフチヤンネルポインタアドレス２４３の値を１
だけ増加する。 なお、オンチヤンネルポインタ２４４、オフチ
ヤンネルポインタ２４３はチヤンネル数の終段ま
たは装置のリセツトにより初期値に自動的に戻る
ように構成される。 以上の本発明の方法を適用した実施例を第３表
につき説明する。なお表中の数字は10進数で表わ
した。 縦欄にオンチヤンネルポインタ、オフチヤンネ
ルポインタ、チヤンネルレジスタ、キーデータレ
ジスタの各データにつき横欄の時点t1〜t18におけ
る変化を示したものである。チヤンネルレジスタ
の欄の括弧内はON／OFFビツトの状態を示す。
キーデータレジスタのキーデータはそのまま音名
で表した。 まず、t1時点で音名Ｃを押鍵すると前述のオン
処理の手順に従い、キーデータレジスタ２４１の
D0にＣ音のコードが書き込まれる。以下時点t2〜
t8に順次Ｃ#音〜Ｇ音を押鍵していくと、t8時点
の欄に示すように書き込まれる。これ以上押鍵し
ても
【表】
【表】
オバーフローとして処理される。t9時点でＦ音を
離鍵すると前述のオフ処理の手順に従い、オフチ
ヤンネルポインタ２４３が指定するチヤンネルレ
ジスタ２４２のC0にＦ音が書き込まれているキ
ーデータレジスタ２４１のアドレス番号「５」が
書き込まれる。t10時点でＤ#音が離鍵した時も
同様の手順でチヤンネルレジスタ２４２のC1に
アドレス番号「３」が書き込まれる。t11時点で
Ａ音を押鍵すると、前述のオン処理の手段に従い
チヤンネルレジスタ２４２のC0が指定するキー
データレジスタ２４１のアドレスD5にＡ音を書
き込む。その後t18時点までにＧ，Ｆ#，Ａ，
Ｅ，Ｃ#，Ｃの各音の順に離鍵していくと、離し
た順にチヤンネルレジスタ２４２に並んでいき、
t18時点の欄に示すような配列となる。そしてま
た押鍵していくと先に離鍵した順に指定され書き
込まれる。 なお、オフチヤンネルポインタ２４４が示すチ
ヤンネルレジスタ２４２のON／OFF情報がオン
になつているときがオーバフローとなる。 このように、離鍵した後押鍵するとオンされた
鍵のキーデータは早く離鍵したチヤンネルに順番
に指定される。このことは音にエンベロープがか
かつている場合、早く離鍵したものほどエンベロ
ープが進んでおり、エンベロープが一番進んだと
ころに新しい押鍵データを書き込むこととなり、
発音数に制限があるデジタルオルガンにとつて好
適な方法となる。このように本発明の主眼点は押
鍵されたキーデータが一番早く離鍵されたチヤン
ネルが指定され書き込まれることである。 以上説明したように、本発明によれば、押鍵、
離鍵毎に１づつ増加するオン、オフチヤンネルポ
インタを設け、押鍵時オンチヤンネルポインタの
指定するチヤンネルレジスタを読み出し、対応す
るキーデータレジスタにキーデータを記憶し、離
鍵時も一致するキーデータが記憶されているキー
データレジスタのアドレスに対応するキーチヤン
ネルコードをオフチヤンネルポインタが指定する
チヤンネルレジスタに記憶させるだけでよい。こ
れにより、早く離鍵されたところに新しい押鍵デ
ータが入ることになり、構成が簡単で動作手順も
少ないから処理時間の速い経済的な鍵盤スイツチ
情報の割当方式が得られる。 なお、第１図および第４図の実施例は同時発音
数が８音であるが、第１図２０のマイクロコンピ
ユータシステムのメモリに限定される範囲、つま
り第４図キーデータレジスタ２４１、チヤンネル
レジスタ２４２の数およびオンチヤンネルポイン
タ２４４、オフチヤンネルポインタ２４３のビツ
ト数を同時発音数に合せれば同じアルゴリズムで
同時発音数を容易に設定できる。要は鍵がオンさ
れた時オンチヤンネルポインタの指すチヤンネル
レジスタにヒツトされているチヤンネルのアドレ
ス番号によりキーデータレジスタを指定しキーデ
ータを記憶し、鍵がオフされた時はオフチヤンネ
ルポインタが指すチヤンネルポインタに今まで使
用していたチヤンネルのアドレス番号を記憶し、
そのチヤンネルは未使用であることを示すことで
あり、オフチヤンネルの値がオンチヤンネルの値
を追いかけてゆくことにより最も早くオンされた
チヤンネルを検出するように構成される。これに
より、従来の類似の方式に比し構成、手順とも簡
単に同時発音数の変更設定を容易に行なうことが
できる。
離鍵すると前述のオフ処理の手順に従い、オフチ
ヤンネルポインタ２４３が指定するチヤンネルレ
ジスタ２４２のC0にＦ音が書き込まれているキ
ーデータレジスタ２４１のアドレス番号「５」が
書き込まれる。t10時点でＤ#音が離鍵した時も
同様の手順でチヤンネルレジスタ２４２のC1に
アドレス番号「３」が書き込まれる。t11時点で
Ａ音を押鍵すると、前述のオン処理の手段に従い
チヤンネルレジスタ２４２のC0が指定するキー
データレジスタ２４１のアドレスD5にＡ音を書
き込む。その後t18時点までにＧ，Ｆ#，Ａ，
Ｅ，Ｃ#，Ｃの各音の順に離鍵していくと、離し
た順にチヤンネルレジスタ２４２に並んでいき、
t18時点の欄に示すような配列となる。そしてま
た押鍵していくと先に離鍵した順に指定され書き
込まれる。 なお、オフチヤンネルポインタ２４４が示すチ
ヤンネルレジスタ２４２のON／OFF情報がオン
になつているときがオーバフローとなる。 このように、離鍵した後押鍵するとオンされた
鍵のキーデータは早く離鍵したチヤンネルに順番
に指定される。このことは音にエンベロープがか
かつている場合、早く離鍵したものほどエンベロ
ープが進んでおり、エンベロープが一番進んだと
ころに新しい押鍵データを書き込むこととなり、
発音数に制限があるデジタルオルガンにとつて好
適な方法となる。このように本発明の主眼点は押
鍵されたキーデータが一番早く離鍵されたチヤン
ネルが指定され書き込まれることである。 以上説明したように、本発明によれば、押鍵、
離鍵毎に１づつ増加するオン、オフチヤンネルポ
インタを設け、押鍵時オンチヤンネルポインタの
指定するチヤンネルレジスタを読み出し、対応す
るキーデータレジスタにキーデータを記憶し、離
鍵時も一致するキーデータが記憶されているキー
データレジスタのアドレスに対応するキーチヤン
ネルコードをオフチヤンネルポインタが指定する
チヤンネルレジスタに記憶させるだけでよい。こ
れにより、早く離鍵されたところに新しい押鍵デ
ータが入ることになり、構成が簡単で動作手順も
少ないから処理時間の速い経済的な鍵盤スイツチ
情報の割当方式が得られる。 なお、第１図および第４図の実施例は同時発音
数が８音であるが、第１図２０のマイクロコンピ
ユータシステムのメモリに限定される範囲、つま
り第４図キーデータレジスタ２４１、チヤンネル
レジスタ２４２の数およびオンチヤンネルポイン
タ２４４、オフチヤンネルポインタ２４３のビツ
ト数を同時発音数に合せれば同じアルゴリズムで
同時発音数を容易に設定できる。要は鍵がオンさ
れた時オンチヤンネルポインタの指すチヤンネル
レジスタにヒツトされているチヤンネルのアドレ
ス番号によりキーデータレジスタを指定しキーデ
ータを記憶し、鍵がオフされた時はオフチヤンネ
ルポインタが指すチヤンネルポインタに今まで使
用していたチヤンネルのアドレス番号を記憶し、
そのチヤンネルは未使用であることを示すことで
あり、オフチヤンネルの値がオンチヤンネルの値
を追いかけてゆくことにより最も早くオンされた
チヤンネルを検出するように構成される。これに
より、従来の類似の方式に比し構成、手順とも簡
単に同時発音数の変更設定を容易に行なうことが
できる。
第１図は本発明の実施例の構成を示す概略説明
図、第２図は実施例の要部の具体回路例、第３図
は実施例の要部の動作説明図、第４図は本発明の
要部の構成説明図、第５図ａ，ｂは第４図の動作
説明図であり、図中、１０は鍵盤回路、１１は上
鍵、１２は下鍵、２０はアサイナ、２１は情報処
理装置（CPU）、２２はCPUクロツク発生器、２
３はプログラム、２４はアサインメントメモリ、
２４１はキーデータレジスタ、２４２はチヤンネ
ルレジスタ、２４３はオフチヤンネルポインタ、
２４４はオンチヤンネルポインタ、２５はイベン
トメモリ、３１は楽音エンベロープ発生器、３２
は楽音周波数発生器、３３は楽音波形発生器を示
す。
図、第２図は実施例の要部の具体回路例、第３図
は実施例の要部の動作説明図、第４図は本発明の
要部の構成説明図、第５図ａ，ｂは第４図の動作
説明図であり、図中、１０は鍵盤回路、１１は上
鍵、１２は下鍵、２０はアサイナ、２１は情報処
理装置（CPU）、２２はCPUクロツク発生器、２
３はプログラム、２４はアサインメントメモリ、
２４１はキーデータレジスタ、２４２はチヤンネ
ルレジスタ、２４３はオフチヤンネルポインタ、
２４４はオンチヤンネルポインタ、２５はイベン
トメモリ、３１は楽音エンベロープ発生器、３２
は楽音周波数発生器、３３は楽音波形発生器を示
す。
Claims (1)
- 【特許請求の範囲】 １ 鍵盤の各キースイツチのオン、オフを検出
し、同時最大発音数だけのチヤンネル領域を有し
上記キー情報を記憶するキーデータレジスタ２４
１と、 押鍵時または離鍵時に前記キーデータレジスタ
２４１のチヤンネル領域をアドレス指定し、かつ
該チヤンネルが発音状態であるか否かを符号で示
すチヤンネルレジスタ２４２と、 押鍵時前記チヤンネルレジスタ２４２を指定し
チヤンネル数に達するとリセツトするオンチヤン
ネル指定手段２４４と、 該オンチヤンネル指定手段２４４と初期値を同
じくし、離鍵時前記チヤンネルレジスタ２４２を
指定しチヤンネル数に達するとリセツトするオフ
チヤンネル指定手段２４３と、 を具え、 押鍵時オンチヤンネル指定手段２４４によつて
指定されるチヤンネルレジスタ２４２のキーチヤ
ンネルコードをアドレスとするキーデータをキー
データレジスタ２４１の指定チヤンネル領域に記
憶させ、前記オンチヤンネル指定手段２４４の値
を１つ増加させるようにし、 離鍵時キーデータレジスタ２４１に記憶された
キーデータから離鍵されたキーデータと同一音名
を探索し、オフチヤンネル指定手段２４３によつ
て指定されるチヤンネルレジスタ２４２に、前記
キーデータレジスタ２４１の探索されたキーデー
タに対応するキーチヤンネルコードとキーオフ情
報を記憶し、オフチヤンネル指定手段２４３の値
を１つ増加させるようにし、 該オフチヤンネル指定手段２４３の値が１つ増
加することにより、離鍵されたキーチヤンネルコ
ードを前記チヤンネルレジスタ２４２に古い順に
記憶させ、 押鍵時には前記オンチヤンネル指定手段２４４
の値が１つ増加することにより、前記チヤンネル
レジスタ２４２に記憶されているキーチヤンネル
コードを古い順に指定することを特徴とする鍵盤
スイツチ情報割当方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13819679A JPS5662298A (en) | 1979-10-25 | 1979-10-25 | Keyboard switch data allocation system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13819679A JPS5662298A (en) | 1979-10-25 | 1979-10-25 | Keyboard switch data allocation system |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5662298A JPS5662298A (en) | 1981-05-28 |
| JPS6233593B2 true JPS6233593B2 (ja) | 1987-07-21 |
Family
ID=15216321
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13819679A Granted JPS5662298A (en) | 1979-10-25 | 1979-10-25 | Keyboard switch data allocation system |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5662298A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4570520A (en) * | 1984-03-19 | 1986-02-18 | Kawai Musical Instruments Mfg. Co., Ltd. | Tone generator assignment in a keyboard electronic musical instrument |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5922238B2 (ja) * | 1974-08-14 | 1984-05-25 | ヤマハ株式会社 | キ−アサイナ |
| JPS6033280B2 (ja) * | 1978-02-13 | 1985-08-01 | ヤマハ株式会社 | 電子楽器 |
-
1979
- 1979-10-25 JP JP13819679A patent/JPS5662298A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5662298A (en) | 1981-05-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5847302A (en) | Tone information processing device for an electronic musical instrument for generating sounds | |
| JPH07261762A (ja) | 自動伴奏情報発生装置 | |
| US5315059A (en) | Channel assigning system for electronic musical instrument | |
| JPS6233593B2 (ja) | ||
| JPS6222158B2 (ja) | ||
| US5945620A (en) | Digital tone generator for producing phase synchronized tones | |
| JPS5994793A (ja) | 電子楽器の自動伴奏装置 | |
| GB2091470A (en) | Electronic Musical Instrument | |
| JPS6227716B2 (ja) | ||
| JP2701177B2 (ja) | 楽音発生装置 | |
| JPH0266597A (ja) | 楽音合成装置及び楽音合成方法 | |
| JPH02173698A (ja) | 電子楽器 | |
| JPH0659669A (ja) | 楽音発生装置 | |
| JPH0675237B2 (ja) | 電子楽器のキ−アサイナ | |
| JPS6030789Y2 (ja) | ポリフオニツクシンセサイザ | |
| JPS6227715B2 (ja) | ||
| JP2565152B2 (ja) | 自動伴奏装置 | |
| JP2660447B2 (ja) | 電子楽器 | |
| JP3057721B2 (ja) | 電子楽器 | |
| JP4124434B2 (ja) | デジタル音源付き電子楽器 | |
| JPS6042797A (ja) | 電子楽器 | |
| JPH1055181A (ja) | 自動伴奏装置 | |
| JPS63121094A (ja) | 演奏記録装置 | |
| JPH06130956A (ja) | 自動伴奏装置 | |
| JPH05173572A (ja) | 自動伴奏装置 |