JPS6235567A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JPS6235567A JPS6235567A JP60176033A JP17603385A JPS6235567A JP S6235567 A JPS6235567 A JP S6235567A JP 60176033 A JP60176033 A JP 60176033A JP 17603385 A JP17603385 A JP 17603385A JP S6235567 A JPS6235567 A JP S6235567A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- substrate
- collector layer
- transistor
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Bipolar Transistors (AREA)
- Element Separation (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は同一基板上に厚さの異なるシリコン島領域を
有する半導体装置およびその製造方法に関するものであ
る。
有する半導体装置およびその製造方法に関するものであ
る。
周知のように、高耐圧用トランジスタはコレクタ層を厚
くする必要がある。第２図は厚いコレクタ層を有するＩ
〜ランジスクを含む従来の半導体装置およびその製造方
法の主要工程における各状態をそれぞれ示す断面図であ
る。このような半導体装置を製造するには、まず、第２
図＋ａ＋に示すように、ｎ型（１００）基板（１）の上
に酸化膜（２）をバターニングした後、この酸化膜（２
）をマスクとしてアルカリ系エンチング液で異方性エン
チングを行い、（１１１）面を側面にもったＶ字溝（３
）を形成する。続いて、第２図（ｂｌに示すように、基
板（１）の表面にｎ型高沼度拡散層（４）を形成し、さ
らに酸化膜（５）を形成する。
くする必要がある。第２図は厚いコレクタ層を有するＩ
〜ランジスクを含む従来の半導体装置およびその製造方
法の主要工程における各状態をそれぞれ示す断面図であ
る。このような半導体装置を製造するには、まず、第２
図＋ａ＋に示すように、ｎ型（１００）基板（１）の上
に酸化膜（２）をバターニングした後、この酸化膜（２
）をマスクとしてアルカリ系エンチング液で異方性エン
チングを行い、（１１１）面を側面にもったＶ字溝（３
）を形成する。続いて、第２図（ｂｌに示すように、基
板（１）の表面にｎ型高沼度拡散層（４）を形成し、さ
らに酸化膜（５）を形成する。
次に、第２図（Ｃ１に示すように、７字溝（３）の上部
にポリシリコン（６）を数百μｍ程度積層し、店板（１
１の裏面を研磨して酸化膜（５）を露出させる。ここで
、基板（１）の研磨面を新たな基板表面とする。続いて
、第２図（ｄｌに示すように、この新たな基板表面にベ
ース（７）、エミッタ（８）を形成し、さらに、基板（
１）の表面を酸化して各コンタクト芯を形成後、配線を
施して所望の工程を完了する。
にポリシリコン（６）を数百μｍ程度積層し、店板（１
１の裏面を研磨して酸化膜（５）を露出させる。ここで
、基板（１）の研磨面を新たな基板表面とする。続いて
、第２図（ｄｌに示すように、この新たな基板表面にベ
ース（７）、エミッタ（８）を形成し、さらに、基板（
１）の表面を酸化して各コンタクト芯を形成後、配線を
施して所望の工程を完了する。
第２図［ａｌ〜ｆｄｌに示した半導体装置の製造方法に
おいては、第２図Ｆｄｌから明らかなように、コレクタ
ウオール（９）がベース（７）を取り囲んで形成されて
しまう。そこで、コレクタウオール（９）をベース（７
）を取り囲まないように形成する方法として第３図ｔａ
）〜ｔｄ）に示す製造方法が従来から知られている。
おいては、第２図Ｆｄｌから明らかなように、コレクタ
ウオール（９）がベース（７）を取り囲んで形成されて
しまう。そこで、コレクタウオール（９）をベース（７
）を取り囲まないように形成する方法として第３図ｔａ
）〜ｔｄ）に示す製造方法が従来から知られている。
この製造方法では、まず第３図ｔａｌに示すように、ｎ
型（１００）基板（Ｉ）の表面にｎ型高濃度拡散層（４
）を形成し、酸化膜（２）をパターニングする。次に、
第３図（ｂｌに示すように、酸化膜（２）をマスクとし
て異方性エツチングを行い７字溝（３）を形成し、さら
に酸化膜（５）を形成する。続いて、第３図（Ｃ）に示
すように、ポリシリコン（６）を積層し、基板（１１の
裏面を研磨し酸化膜（５）を露出させる。次に、第３図
（ｄｌに示すように、研磨面を新たな基板表面にして、
コレクタウオール（９）をシリコン島領域の一側面にだ
け形成し、さらにベース（７）とエミッタ（８）とを形
成し、各コンタクト窓形成後配線を施して所望の工程を
完了する。
型（１００）基板（Ｉ）の表面にｎ型高濃度拡散層（４
）を形成し、酸化膜（２）をパターニングする。次に、
第３図（ｂｌに示すように、酸化膜（２）をマスクとし
て異方性エツチングを行い７字溝（３）を形成し、さら
に酸化膜（５）を形成する。続いて、第３図（Ｃ）に示
すように、ポリシリコン（６）を積層し、基板（１１の
裏面を研磨し酸化膜（５）を露出させる。次に、第３図
（ｄｌに示すように、研磨面を新たな基板表面にして、
コレクタウオール（９）をシリコン島領域の一側面にだ
け形成し、さらにベース（７）とエミッタ（８）とを形
成し、各コンタクト窓形成後配線を施して所望の工程を
完了する。
以上のようにして、厚いコレクタ層を有する高耐圧用ト
ランジスタを含む半導体装置が得られる。
ランジスタを含む半導体装置が得られる。
従来の半導体装置は以上のように構成されているので、
厚いコレクタ層を有するトランジスタと薄いコレクタ層
を有するトランジスタを一緒に含むことができず、耐圧
をそれほど必要としないトランジスタでも高耐圧用トラ
ンジスタと同一基板上に形成する場合には、コレクタ層
が１￥くならざるを得ないという問題点があった。
厚いコレクタ層を有するトランジスタと薄いコレクタ層
を有するトランジスタを一緒に含むことができず、耐圧
をそれほど必要としないトランジスタでも高耐圧用トラ
ンジスタと同一基板上に形成する場合には、コレクタ層
が１￥くならざるを得ないという問題点があった。
また、従来の半導体装置の製造方法は、高耐圧用トラン
ジスタと耐圧をそれほど必要としないトランジスタとを
同一基板上に形成する場合、耐圧をそれぼど必要としな
いトランジスタでもコレクタ層の厚さを高耐圧用トラン
ジスタのコレクタ層の厚さに合わせて厚くしなければな
らず、集積度ならびに周波数特性などが向上しないとい
う問題点があった。
ジスタと耐圧をそれほど必要としないトランジスタとを
同一基板上に形成する場合、耐圧をそれぼど必要としな
いトランジスタでもコレクタ層の厚さを高耐圧用トラン
ジスタのコレクタ層の厚さに合わせて厚くしなければな
らず、集積度ならびに周波数特性などが向上しないとい
う問題点があった。
また、コレクタウオールを高耐圧用トランジスタに形成
する場合、第２図＋ｄｌに示すように、コレクタウオー
ル（９）がＩ・ランジスタの両側面にできたり、第３図
＋ｄｌに示すように、コレクタウオール（９）が横方向
にも拡散してしまうなど、コレクタウオール（９）の形
成に伴ってトランジスタサイズが大きくなってしまうな
どの問題点があった。
する場合、第２図＋ｄｌに示すように、コレクタウオー
ル（９）がＩ・ランジスタの両側面にできたり、第３図
＋ｄｌに示すように、コレクタウオール（９）が横方向
にも拡散してしまうなど、コレクタウオール（９）の形
成に伴ってトランジスタサイズが大きくなってしまうな
どの問題点があった。
この発明は上記のような問題点を解消するためになされ
たもので、厚いシリコン島９■域と薄いシリコン島領域
とを備える半導体装置を提供することを目的とする。
たもので、厚いシリコン島９■域と薄いシリコン島領域
とを備える半導体装置を提供することを目的とする。
また、この発明の別の発明は、異なった厚さのコレクタ
層を有するトランジスタを集積度を高めて同一基板上に
形成すると同時に、浅い拡散でコレクタウオールをベー
ス層を囲まずに形成する半導体装置の製造方法を提供す
ることを目的とする。
層を有するトランジスタを集積度を高めて同一基板上に
形成すると同時に、浅い拡散でコレクタウオールをベー
ス層を囲まずに形成する半導体装置の製造方法を提供す
ることを目的とする。
この発明に係る半導体装置は、絶縁基板上に２段になっ
た厚いシリコン島令頁域と、°この厚いシリコン島領域
の１段目と同程度の厚さを有する薄いシリコン島領域と
を設けるようにしたものである。
た厚いシリコン島令頁域と、°この厚いシリコン島領域
の１段目と同程度の厚さを有する薄いシリコン島領域と
を設けるようにしたものである。
また、この発明の別の発明に係る半導体装置の製造方法
は、厚いコレクタ層を形成する部分に段差をあらかじめ
形成しておき、次に薄いコレクタ層を従来の方法で形成
させることで、厚いコレクタ層を有するトランジスタと
薄いコレクタ層を有するトランジスタとを同一基板上に
形成するものである。
は、厚いコレクタ層を形成する部分に段差をあらかじめ
形成しておき、次に薄いコレクタ層を従来の方法で形成
させることで、厚いコレクタ層を有するトランジスタと
薄いコレクタ層を有するトランジスタとを同一基板上に
形成するものである。
この発明における半導体装置は、厚いシリコン島領域と
薄いシリコン島領域とを併せ持つことができることによ
り、高耐圧用トランジスタを含む集積回路の集積度を高
めたり、周波数特性を向上させたりすることができる。
薄いシリコン島領域とを併せ持つことができることによ
り、高耐圧用トランジスタを含む集積回路の集積度を高
めたり、周波数特性を向上させたりすることができる。
また、この発明の別の発明における半導体装置の製造方
法は、従来のＶ字溝の形成に先立って厚いコレクタ層を
形成する部分以外をシリコンエツチングにより除去し、
次いで酸化膜をマスクに２回目のソリコンエツチングを
行って浅い溝を形成し、厚いコレクタ層を有するトラン
ジスタと薄いコレクタ層を有するトランジスタとを同時
に形成する。
法は、従来のＶ字溝の形成に先立って厚いコレクタ層を
形成する部分以外をシリコンエツチングにより除去し、
次いで酸化膜をマスクに２回目のソリコンエツチングを
行って浅い溝を形成し、厚いコレクタ層を有するトラン
ジスタと薄いコレクタ層を有するトランジスタとを同時
に形成する。
以下、この発明の一実施例を図について説明する。第１
図（δ）〜＋ｆｌは、この発明の一実施例による半導体
装置およびその製造方法の主要工程における各状態をそ
れぞれ示す断面図である。この実施例の製造方法におい
て、第２図（ａｌ〜（ｄｉに示した従来の製造方法と異
なる点は、第１図（ａ）に示すように、Ｖ字溝（３）の
形成に先立って厚いコレクタ層の部分にあたる部分を残
してシリコン基板＋１）を選択的にエツチングした点に
ある。
図（δ）〜＋ｆｌは、この発明の一実施例による半導体
装置およびその製造方法の主要工程における各状態をそ
れぞれ示す断面図である。この実施例の製造方法におい
て、第２図（ａｌ〜（ｄｉに示した従来の製造方法と異
なる点は、第１図（ａ）に示すように、Ｖ字溝（３）の
形成に先立って厚いコレクタ層の部分にあたる部分を残
してシリコン基板＋１）を選択的にエツチングした点に
ある。
まず、第１図ｔａ＋に示すように、基板＋１ｊ上の厚い
コレクタ層を形成すべき部分に酸化膜（２）をバターニ
ングしシリコンエツチングを施す。次いで、第１図［ｂ
ｌに示すように、表面にｎ型高濃度拡散層（４）を形成
し、薄いコレクタ層を形成すべき部分に酸化膜をバター
ニングし、以降は従来の製造方法と同様にして、分離す
るシリコン部分を除去しく第１１（ｃ＋参照）、酸化を
行い（第１図ｉｄｌ参照）、次いで、シリコンを除去し
たＶ字溝（３）にポリシリコン（６）を積層し、裏面を
研磨して（第１図（ｅ））、トランジスタのシリコン島
を形成する。ここで、薄いコレクタウオールを有するト
ランジスタのコレクタウオールは、第３図ｆｆ）に示す
ように、一方の側面にだけ形成する。
コレクタ層を形成すべき部分に酸化膜（２）をバターニ
ングしシリコンエツチングを施す。次いで、第１図［ｂ
ｌに示すように、表面にｎ型高濃度拡散層（４）を形成
し、薄いコレクタ層を形成すべき部分に酸化膜をバター
ニングし、以降は従来の製造方法と同様にして、分離す
るシリコン部分を除去しく第１１（ｃ＋参照）、酸化を
行い（第１図ｉｄｌ参照）、次いで、シリコンを除去し
たＶ字溝（３）にポリシリコン（６）を積層し、裏面を
研磨して（第１図（ｅ））、トランジスタのシリコン島
を形成する。ここで、薄いコレクタウオールを有するト
ランジスタのコレクタウオールは、第３図ｆｆ）に示す
ように、一方の側面にだけ形成する。
上記製造方法より厚いコレクタ層を有するトランジスタ
と薄いコレクタ層を有するトランジスタとの２種類のト
ランジスタを同一４−５４Ｈ上に形成できる。また、薄
いコレクタ層のコレクタウオールとともに厚いコレクタ
層のコレクタウオールもン曳い拡散により形成され、コ
レクタ層の一側面にだけコレクタウオールを形成するこ
ともできる。このように、コレクタウオールが浅い拡散
によりコレクタ層の一側面にだけ形成できるので、横方
向拡散が少なく、素子分離の余裕度が小さくてすみ、高
耐圧用トランジスタを含む半導体装置の微細化に役立つ
。
と薄いコレクタ層を有するトランジスタとの２種類のト
ランジスタを同一４−５４Ｈ上に形成できる。また、薄
いコレクタ層のコレクタウオールとともに厚いコレクタ
層のコレクタウオールもン曳い拡散により形成され、コ
レクタ層の一側面にだけコレクタウオールを形成するこ
ともできる。このように、コレクタウオールが浅い拡散
によりコレクタ層の一側面にだけ形成できるので、横方
向拡散が少なく、素子分離の余裕度が小さくてすみ、高
耐圧用トランジスタを含む半導体装置の微細化に役立つ
。
なお、上記実施例ではシリコンエツチングの深さを制御
しやすくするために選択エツチングをしてＶ字溝を形成
したが、通常のシリコンエツチングで溝を形成してもよ
く、このときは（１，００）に限らず他の方位をもった
シリコン基板を用いてもよい。また、逆に最初のシリコ
ンエツチングを選択的に行ってもよいことはもちろんで
ある。
しやすくするために選択エツチングをしてＶ字溝を形成
したが、通常のシリコンエツチングで溝を形成してもよ
く、このときは（１，００）に限らず他の方位をもった
シリコン基板を用いてもよい。また、逆に最初のシリコ
ンエツチングを選択的に行ってもよいことはもちろんで
ある。
また、基板支持膜としてポリシリコンを使用したが、こ
の基板支持膜はアモルファスシリコン膜でもよく、さら
に後工程への影響（例えば、汚染や熱歪みによる反りや
割れなど）がなければ、絶縁膜、金属膜、さらには有機
物質膜であってもよい。
の基板支持膜はアモルファスシリコン膜でもよく、さら
に後工程への影響（例えば、汚染や熱歪みによる反りや
割れなど）がなければ、絶縁膜、金属膜、さらには有機
物質膜であってもよい。
以上のように、この発明によれば半導体装置を厚いシリ
コン島領域と薄いシリコン島領域とを備えるように構成
したので、高耐圧用トランジスタを含みながら集積度を
高めたり、周波数特性を向上させたりしたものが得られ
る効果がある。
コン島領域と薄いシリコン島領域とを備えるように構成
したので、高耐圧用トランジスタを含みながら集積度を
高めたり、周波数特性を向上させたりしたものが得られ
る効果がある。
また、この発明の別の発明によれば、半導体装置の製造
方法を初めに半導体基板上のシリコンの一部を残して除
去する工程を含むように構成したので、厚いコレクタ層
を有するトランジスタを薄いコレクタ層を有するトラン
ジスタとともに形成でき、さらにコレクタウオールを浅
い拡散により形成できるために高耐圧用トランジスタを
含む高集積度半導体装置を製造することができる効果が
ある。
方法を初めに半導体基板上のシリコンの一部を残して除
去する工程を含むように構成したので、厚いコレクタ層
を有するトランジスタを薄いコレクタ層を有するトラン
ジスタとともに形成でき、さらにコレクタウオールを浅
い拡散により形成できるために高耐圧用トランジスタを
含む高集積度半導体装置を製造することができる効果が
ある。
第１図（８）〜（ｆｌは本発明の一実施例による半導体
装置とその製造方法の主要工程における各状態をそれぞ
れ示す断面図、第２図ｔａｌ〜ｆｄ＋は従来の半導体装
置の一例とその製造方法の主要工程における各状態をそ
れぞれ示す断面図、第３図＋ａｌ〜（ｄｌは従来の半導
体装置の他の例とその製造方法の主要工程における各状
態をそれぞれ示す断面図である。 （１１はｎ型（１００） Ｍ板、（２）は？スフ酸化膜
、（３）はＶ字溝、（４）はｎ型高濃度拡散層、（５）
は酸化膜、（６）はポリシリコン、（７）はベース、（
８）はエミ、夕、（９）はコレクタウオール、（１ｏ）
は薄いコレクタ層を有するトランジスタ、（１１）は厚
いコレクタ層を有する１−ランジスタ。 なお、図中、同一符号は同一または相当部分を示す。
装置とその製造方法の主要工程における各状態をそれぞ
れ示す断面図、第２図ｔａｌ〜ｆｄ＋は従来の半導体装
置の一例とその製造方法の主要工程における各状態をそ
れぞれ示す断面図、第３図＋ａｌ〜（ｄｌは従来の半導
体装置の他の例とその製造方法の主要工程における各状
態をそれぞれ示す断面図である。 （１１はｎ型（１００） Ｍ板、（２）は？スフ酸化膜
、（３）はＶ字溝、（４）はｎ型高濃度拡散層、（５）
は酸化膜、（６）はポリシリコン、（７）はベース、（
８）はエミ、夕、（９）はコレクタウオール、（１ｏ）
は薄いコレクタ層を有するトランジスタ、（１１）は厚
いコレクタ層を有する１−ランジスタ。 なお、図中、同一符号は同一または相当部分を示す。
Claims (2)
- （１）絶縁基板上に２段になった厚いシリコン島領域と
、この厚いシリコン島領域の１段目と同程度の厚さを有
する薄いシリコン島領域とを備えることを特徴とする半
導体装置。 - （２）一方導電型の半導体基板上の所望の領域以外のシ
リコンを除去する工程と、上記半導体基板の表面に濃度
の高い一方導電型の拡散領域を形成する工程と、上記半
導体基板上の所望の領域のシリコンを除去する工程と、
上記半導体基板の表面に絶縁膜を形成する工程と、上記
半導体基板上に基板支持膜を積層する工程と、上記半導
体基板の裏面より研磨し上記絶縁膜を露出させる工程と
、上記絶縁膜を露出させた面を新たな上記半導体基板の
表面としてこの表面からシリコン島の所望の領域に濃度
の高い一方導電型の拡散層を形成する工程とを含むこと
を特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60176033A JPS6235567A (ja) | 1985-08-08 | 1985-08-08 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60176033A JPS6235567A (ja) | 1985-08-08 | 1985-08-08 | 半導体装置およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6235567A true JPS6235567A (ja) | 1987-02-16 |
Family
ID=16006547
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60176033A Pending JPS6235567A (ja) | 1985-08-08 | 1985-08-08 | 半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6235567A (ja) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4960687A (ja) * | 1972-10-13 | 1974-06-12 | ||
| JPS5516443A (en) * | 1978-07-24 | 1980-02-05 | Hitachi Ltd | Semiconductor device and its production method |
| JPS55105340A (en) * | 1979-01-23 | 1980-08-12 | Nec Corp | Semiconductor device and its manufacturing method |
-
1985
- 1985-08-08 JP JP60176033A patent/JPS6235567A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4960687A (ja) * | 1972-10-13 | 1974-06-12 | ||
| JPS5516443A (en) * | 1978-07-24 | 1980-02-05 | Hitachi Ltd | Semiconductor device and its production method |
| JPS55105340A (en) * | 1979-01-23 | 1980-08-12 | Nec Corp | Semiconductor device and its manufacturing method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5136354A (en) | Semiconductor device wafer with interlayer insulating film covering the scribe lines | |
| JPS6235567A (ja) | 半導体装置およびその製造方法 | |
| JPH03232239A (ja) | 半導体装置の製造方法 | |
| JPS59168640A (ja) | 半導体装置の製造方法 | |
| JPH03147364A (ja) | 半導体装置の製造方法 | |
| JPH01241117A (ja) | アライメント・マーク | |
| JPS63197365A (ja) | 半導体装置の製造方法 | |
| JPH01140667A (ja) | 半導体装置 | |
| JPH0243766A (ja) | 半導体記憶装置の製造方法 | |
| JPH03268433A (ja) | 半導体装置 | |
| JPH0444250A (ja) | 半導体装置の製造方法 | |
| JPS63202034A (ja) | 半導体装置の製造方法 | |
| KR970053411A (ko) | 반도체소자의 소자분리막 제조방법 | |
| JP2940484B2 (ja) | 半導体記憶装置及びその製造方法 | |
| JPS62219961A (ja) | 薄膜型ｍｏｓ構造半導体装置の製造法 | |
| JPS63313866A (ja) | 半導体装置の製造方法 | |
| JPS6047437A (ja) | 半導体装置およびその製造方法 | |
| JPH04315433A (ja) | 半導体装置の製造方法 | |
| JPH03265145A (ja) | たて型ｍｏｓトランジスタの製造方法 | |
| JPS62118569A (ja) | 半導体装置の製造方法 | |
| JPH0482271A (ja) | 半導体装置の製造方法 | |
| JPS6194369A (ja) | 半導体装置の製造方法 | |
| CN1111826A (zh) | 共栅极结构的晶体管 | |
| JPS63307744A (ja) | 半導体装置の製造方法 | |
| JPS6278851A (ja) | 微細コンタクトホ−ルの形成方法 |