JPS623583B2 - - Google Patents

Info

Publication number
JPS623583B2
JPS623583B2 JP855780A JP855780A JPS623583B2 JP S623583 B2 JPS623583 B2 JP S623583B2 JP 855780 A JP855780 A JP 855780A JP 855780 A JP855780 A JP 855780A JP S623583 B2 JPS623583 B2 JP S623583B2
Authority
JP
Japan
Prior art keywords
wiring
wiring path
layer
semiconductor
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP855780A
Other languages
English (en)
Other versions
JPS5735343A (en
Inventor
Masanori Kikuchi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP855780A priority Critical patent/JPS5735343A/ja
Publication of JPS5735343A publication Critical patent/JPS5735343A/ja
Publication of JPS623583B2 publication Critical patent/JPS623583B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

【発明の詳細な説明】 本発明は半導体装置の製造方法に関し、特に半
導体装置の配線方法の改良に関する。
従来半導体集積回路においては所定の回路素子
が形成された半導体基体上に絶縁層が形成され、
その絶縁層に上にアルミニウム等の金属層やシリ
コン等の半導体層を蒸着、スパツタリング、気相
成長等により形成し、しかる後写真蝕刻法で配線
路となるべき部分の金属層や半導体層のみを残
し、他の部分を除去することにより配線を形成し
ていた。半導体装置の表面が直接外気に触れるの
を避ける為、外部電極の取り出し部分を除いて更
に全面に絶縁層が被覆された。
従来この半導体装置では少なくとも配線路を形
成してからその上に絶縁層を被覆するまでの製造
工程に於いて配線路の側面が露出しており、さら
に装置完成後も配線路上を被覆する絶縁層を有し
ないものは勿論、絶縁層を有するものでも熱酸化
法以外では完全に強固で緻密な絶縁層が得難い
為、この配線路の側面から汚れが侵入し素子の安
定性を損ね、半導体装置の信頼性が低下した。ま
た半導体基体の所定の回路素子が形成された主平
面上に絶縁層を介して第一の金属層や半導体層を
形成し、写真蝕刻法によつて第一の配線路を形成
し、さらにその上を絶縁層で被覆してから第二の
金属層や半導体層を形成し、再び写真蝕刻法によ
つて第二の配線路を形成した多層配線構造とした
半導体装置も提案されている。この装置において
はその表面に第一の配線路自体の厚さによる段が
存在し、この上に絶縁層を被覆する際に絶縁層が
この段の所で薄くなつたり切れたりする。このた
め第一の配線路と第二の配線路とが短絡するとい
うこともあつた。また第二の金属層や半導体層を
形成する際に第一の配線路自体の段の所で薄くな
つたり切れたりして、或いは写真蝕刻法で第二の
配線路を形成する際にこの段の所でエツチングが
早く進み第二の配線路が断線したりするという不
都合も存在していた。上記種々の理由から、従来
の半導体装置では信頼性の高い多層配線構造のも
のを歩留りよく作製することは殆んど不可能であ
つた。
更にまた、半導体基体内のある導電型の領域と
配線路とのオーミツクな接触をとる場合に、基板
上の絶縁膜に開孔を設けなければならないが、こ
の開孔位置は、接触されるべき領域上内に入つて
いなければならない。なぜなら、その領域外に少
しでも開孔がまたがつて穿たれていると、配線層
により、基体と上記領域とが短絡される。従つ
て、開孔の位置決定には極めて高精度が要求さ
れ、よつて、上記領域をある程度大きく設ける必
要性を生じ、集積度の低下の一因ともなつてい
る。
この発明の目的は、外部からの汚れが侵入し難
く、安定で信頼性が高くかつより小さい素子面積
を可能とする多層配線構造を有する半導体装置の
製造方法を提供することにある。
本発明の特徴は、一導電型の領域を設けた半導
体基板上に該領域に達する開孔を有する薄い絶縁
膜を形成し、該領域に隣接する半導体基板上に該
薄い絶縁膜よりも厚い絶縁膜を形成し、該薄い絶
縁膜上および該開孔内ならびに該厚い絶縁膜上に
連続的に半導体層を形成する工程と、該半導体層
を選択的に熱酸化することにより、該薄い絶縁膜
上から該厚い絶縁膜上にいたる該半導体層からな
る配線路の第1層目の配線パターンを形成しかつ
該配線路の側面に被着せる該半導体層から変換さ
れた熱酸化膜を形成する工程と、該配線路の上面
より一導電型の不純物を、該配線路および該開孔
を通して該半導体基板に導入する工程と、該半導
体層による第1層目の配線パターンの上面を該半
導体層の熱酸化膜で被覆する工程と、該熱酸化膜
にコンタクト孔を形成した後、該熱酸化膜上にア
ルミニウムによる第2層目の配線パターンを形成
する半導体装置の製造方法にある。
この発明の製造方法によれば、半導体より成る
配線路の側面が露出していないことと、その配線
路の側面及び上面を強固で緻密な熱酸化膜で被覆
出来ることから外部より汚れが侵入し難く、優れ
た安定性と高い信頼性が保証された半導体装置が
得られる。さらにこの発明により得られた半導体
装置では配線路の間は熱酸化絶縁層が埋込まれ、
半導体装置表面に存在する凹凸のみでほぼ平担と
なり、従つてこの半導体の配線路を第一の配線路
とし、この上に絶縁層を被覆してさらにこの上に
第二の配線路を形成し、多層配線構造とすること
が容易にできる。この場合第一の配線路上の絶縁
層は略一様かつ均一に形成出来るので第一の配線
路及び第二の配線路間の短絡は起らずかつ第二の
配線路を形成するための写真蝕刻法が容易に出来
るので第二の配線路の厚さは一様かつ均一とな
り、不都合なエツチング等による断線も生じな
い。この第二の配線路は従来の配線と同様に金属
層を写真蝕刻法により形成したものでもよい。こ
のような構成の多層配線構造によれば信頼性の高
い半導体装置が容易にかつ歩留りよく実現できる
ことがわかる。
更にこの発明の製造方法では、半導体基体内に
ある導電型を有する領域と配線路とのオーミツク
な接触を取る場合に、配線路に添加する不純物の
導電型と上記領域の導電型を同一型に択ぶことに
より配線路を通しての半導体基体内部へこの不純
物を添加させることが可能となるので、上記領域
と接触する配線路の部分が一部上記領域から外れ
ていても上記配線路を通じる不純物の拡散により
首尾よく上記領域と配線路とのオーミツクな接触
を取ることができる。このことは素子配置の余裕
度を大きくし、又素子自体の面積を減少させ得る
ことを意味している。従つてこの発明の配線によ
れば、より素子面積が小さくより集積密度の高い
半導体装置をより大きい余裕度を持つて実現する
ことが可能となる。
次に本発明を適用した場合特に有効と思われる
絶縁ゲート型電界効果半導体装置にこの発明を適
用した場合についての実施例を図面を参照しなが
ら詳しく説明する。
第1図において同一符号は同一のものを表わ
し、N型単結晶シリコン基体1中にP型の拡散領
域であるソース領域2とドレイン領域3とが形成
される。これ等領域が形成されて基体1の主平面
上に熱酸化により二酸化シリコン層4が形成され
る。ソース領域2とドレイン領域3とにオーミツ
クな接触を取る為に標準の写真蝕刻法によるマス
クとエツチング技術を用いて二酸化シリコン層4
中に第1図Aに示すように開孔を穿つた後、この
上に約1ミクロンのP型シリコ層5を蒸着、スパ
ツタリング、気相成長等により形成した。次にこ
の上に非酸化性絶縁膜としてシリコン窒化膜6を
気相成長により形成した後、標準の写真蝕刻法に
より配線路となるべきシリコン層5上のシリコン
窒化膜6を除いて他の部分を除去した。
更に熱酸化を行なうことにより、第1図Bに示
すようにシリコン窒化膜6で被われている部分を
除いて他の部分のシリコン層5を二酸化シリコン
層10に変えて残つたシリコン層5よりなる配線
路(ソース電極7、ケート電極8、ドレイン電極
9)を形成した。この二酸化シリコン層10の厚
さは約2.4ミクロンであつたのでその1.4ミクロン
をエツチングで除いて二酸化シリコン層10及び
配線路7,8,9を同一表面としてからシリコン
窒化膜6を除去した。次に熱酸化して、第1図C
に示すように、半導体装置表面を二酸化シリコン
11で被覆した。
上述の二回の熱酸化(10,11の形成)時
に、シリコン配線層7,9中のP型不純物がコン
ダクト開孔を通してP型のソース、ドレイン領域
2,3中に導入され、配線層と上記領域とのオー
ミツクコンタクトが良好となる。
上記実施例に於ては、シリコン層5にはあらか
じめP型不純物が導入されたものを用いたが、不
純物の導入されていないシリコン層5を蒸着後、
第1図Bの段階で、配線層7,8,9の抵抗を下
げるために拡散により外部より選択的に不純物を
導入してもよい。かかる場合は、前記実施例にお
ける場合よりも、領域2,3と配線7,9のオー
ミツク接触が良好となる。この時も拡散された不
純物が開孔を通して導入されることは勿論であ
る。
この様にして作製した絶縁ゲート型電界効果ト
ランジスタでは配線路7,8,9が二酸化シリコ
ン層の中に埋つていて配線路の側面が露出してい
ないことと、配線路上を被覆する絶縁層に熱酸化
による二酸化シリコンを利用出来、この熱酸化シ
リコンは蒸着、スパツタリング、気相成長等によ
り形成した絶縁層に比べはるかに強固で緻密であ
ることから非常に優れた安定性と高い信頼性を有
する半導体装置が得られる。
上記方法によれば第2図に示すように、単結晶
シリコン基体1中の拡散領域(ソース領域2、ド
レイン領域3)と配線路とのオーミツクな接触を
とる為領域2,3上の絶縁層4中に開孔を穿つた
際に、この開孔の位置が完全に領域2,3上内に
入つていず多少はみ出していても、配線路7,
8,9の抵抗を下げる為の拡散を行う時に、シリ
コン層5を通して単結晶シリコン基体1中にも不
純物が拡散して領域17,18が出来、それ等領
域17,18が領域2,3とそれぞれ電気的に連
続して首尾よくオーミツクな接触が取れた。この
場合配線路7,8,9への不純物の導入は、第1
図で説明したように、あらかじめシリコン層を蒸
着するときに不純物を含んだものを用いてもよい
ことは勿論である。従つて、本発明半導体装置の
配線では拡散領域と配線路とのオーミツクな接触
を取る為の位置決定の余裕度が大きくなり、又拡
散領域の面積が必要最小限に小さく出来るので素
子の集積度が大巾に向上する。
第1図Cの後に、第3図Aに示すように配線路
間のオーミツクな接触を取る為に二酸化シリコン
11中に標準の写真蝕刻法による開孔を穿つた
後、全面にアルミニウムを蒸着し、標準の写真蝕
刻法によつて配線路12を形成し、この上を絶縁
層13で被覆して多層配線構造とする。
この様な半導体装置では配線路12を形成する
ためにアルミニウムを全面蒸着する際、半導体装
置表面に存在する凹凸はほぼ絶縁層4による凹凸
のみでほとんど平担な表面を有する為、アルミニ
ウムの厚さはその一様性と均一性とが全面に渡つ
て保障され、さらに配線路12を形成する為の写
真蝕刻法が容易に正確に出来るので安定で信頼性
の高い多層配線構造が容易に歩留りよく実現出来
た。
本発明の実施例ではないが、第1図Cから第3
図Bのような方法も考えられる。すなわち第1図
Cの状態で配線路間のオーミツクな接触を取る為
に二酸化シリコン11中に標準の写真蝕刻法によ
る開孔を穿つた後、実施例においてシリコン層5
と配線路7,8,9とを形成する際に説明したと
同様の方法を用いることにより第3図Bに示すよ
うにシリコンの配線路15を形成し、その上を熱
酸化膜16で被覆した多層配線構造を作成した。
この様な多層配線構造では多層配線としてもこれ
によつては半導体装置表面の凹凸は殆んど増さな
いので、配線路を幾層にも重ね合わせることが出
来た。
上述の実施例は単に例示の為のものであつて、
本発明はこれ等に限定されるもので無く、例えば
上記実施例では絶縁ゲート型電界効果トランジス
タに本発明を適用したが、一般に電界効果型半導
体装置、電界効果型半導体集積回路装置等のユニ
ポーラ型半導体装置やバイポーラ型半導体装置
等、いわゆるプレーナ型半導体装置の何れにでも
適用可能である。又単結晶シリコンの代りに、ゲ
ルマニウム、ガリウム砒素等の半導体材料を用い
ることが出来、絶縁層4としては熱酸化による二
酸化シリコンの代りに熱酸化、蒸着、スパツタリ
ング、気相成長等により形成した一酸化シリコ
ン、二酸化シリコン、シリコン窒化膜、アルミ
ナ、リンガラス等を用いることも出来る。更に配
線層として用いるシリコン層の代りにゲルマニウ
ム、ガリウム砒素等の半導体層を蒸着、スパツタ
リング、気相成長等により形成したものを用いる
ことも出来る。又半導体装置各部の寸法や導電型
の選定も自由である。更に本発明の配線構造と従
来の配線構造とを一つの半導体装置内で部分的に
組み合わせて用いることも可能である。
【図面の簡単な説明】
第1図A,B,C、第2図および第3図Aは本
発明の実施例を示す工程断面図である。第3図B
は本発明に関連のある技術を示す断面図である。 1:半導体基体、2:ソース領域、3:ドレイ
ン領域、4:絶縁層、5:半導体層、7,8,
9:配線、10:熱酸化絶縁物。

Claims (1)

    【特許請求の範囲】
  1. 1 一導電型の領域を設けた半導体基板上に該領
    域に達する開孔を有する薄い絶縁膜を形成し、該
    領域に隣接する半導体基板上に該薄い絶縁膜より
    も厚い絶縁膜を形成し、該薄い絶縁膜上および該
    開孔内ならびに該厚い絶縁膜上に連続的に半導体
    層を形成する工程と、該半導体層を選択的に熱酸
    化することにより、該薄い絶縁膜上から該厚い絶
    縁膜上にいたる該半導体層からなる配線路の第1
    層目配線のパターンを形成しかつ該配線路の側面
    に被着せる該半導体層から変換された熱酸化膜を
    形成する工程と、該配線路の上面より一導電型の
    不純物を、該配線路および該開孔を通して該半導
    体基板に導入する工程と、該半導体層による第1
    層目の配線パターンの上面を該半導体層の熱酸化
    膜で被覆する工程と、該熱酸化膜にコンタクト孔
    を形成した後、該熱酸化膜上にアルミニウムによ
    る第2層目の配線パターンを形成することを特徴
    とする半導体装置の製造方法。
JP855780A 1980-01-28 1980-01-28 Manufacture of semiconductor device Granted JPS5735343A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP855780A JPS5735343A (en) 1980-01-28 1980-01-28 Manufacture of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP855780A JPS5735343A (en) 1980-01-28 1980-01-28 Manufacture of semiconductor device

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP654177A Division JPS5284989A (en) 1977-01-24 1977-01-24 Production of semiconductor device

Publications (2)

Publication Number Publication Date
JPS5735343A JPS5735343A (en) 1982-02-25
JPS623583B2 true JPS623583B2 (ja) 1987-01-26

Family

ID=11696403

Family Applications (1)

Application Number Title Priority Date Filing Date
JP855780A Granted JPS5735343A (en) 1980-01-28 1980-01-28 Manufacture of semiconductor device

Country Status (1)

Country Link
JP (1) JPS5735343A (ja)

Also Published As

Publication number Publication date
JPS5735343A (en) 1982-02-25

Similar Documents

Publication Publication Date Title
KR900003835B1 (ko) 반도체 장치(半導體裝置)
US3849270A (en) Process of manufacturing semiconductor devices
KR100297143B1 (ko) 반도체 장치 제조 방법
JPH07114210B2 (ja) 半導体装置の製造方法
JPS598065B2 (ja) Mos集積回路の製造方法
JPS5989457A (ja) 半導体装置の製造方法
JPS63211672A (ja) 半導体集積回路装置
JPS623583B2 (ja)
JPS58213449A (ja) 半導体集積回路装置
JPH0426162A (ja) 浮遊ゲート型半導体記憶装置およびその製造方法
JPS6113383B2 (ja)
JPS623593B2 (ja)
JPH02192724A (ja) 半導体装置およびその製造方法
JP2950620B2 (ja) 半導体装置
JPS6163061A (ja) 半導体装置
JPS6137782B2 (ja)
JPS6120141B2 (ja)
JPS581542B2 (ja) 半導体集積回路の製造方法
KR100209210B1 (ko) 반도체 소자의 콘택홀 형성방법
JP2574910B2 (ja) 半導体装置の製造方法
JPH0427694B2 (ja)
JPS6150385B2 (ja)
JPH1041379A (ja) 半導体装置の製造方法
JPS58194356A (ja) 半導体集積回路装置
JPH0116015B2 (ja)