JPS6235930A - クロツク診断方式 - Google Patents
クロツク診断方式Info
- Publication number
- JPS6235930A JPS6235930A JP60176754A JP17675485A JPS6235930A JP S6235930 A JPS6235930 A JP S6235930A JP 60176754 A JP60176754 A JP 60176754A JP 17675485 A JP17675485 A JP 17675485A JP S6235930 A JPS6235930 A JP S6235930A
- Authority
- JP
- Japan
- Prior art keywords
- clock
- reset
- circuit
- counter
- sent
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
複数のクロック発生回路の発生するクロックの内、一つ
のクロックでカウントアンプするカウンタを、他のクロ
ックでリセットするようにして、他のクロックが該カウ
ンタをリセット出来ない場合、該カウンタがキャリー信
号を送出して、クロックの異常を通知する。
のクロックでカウントアンプするカウンタを、他のクロ
ックでリセットするようにして、他のクロックが該カウ
ンタをリセット出来ない場合、該カウンタがキャリー信
号を送出して、クロックの異常を通知する。
本発明は複数のクロック発生回路を備えた装置に係り、
特に該複数のクロック発生回路が送出するクロックを利
用し、互いに正常動作の確認をするクロック診断方式に
関する。
特に該複数のクロック発生回路が送出するクロックを利
用し、互いに正常動作の確認をするクロック診断方式に
関する。
情報化社会の発展に伴い、各種情作処理装置が利用され
ているが、これら装置の中には装置を構成する各部の機
能により、動作速度が異なり、周期の異なる複数のクロ
ックを使用しているものがある。
ているが、これら装置の中には装置を構成する各部の機
能により、動作速度が異なり、周期の異なる複数のクロ
ックを使用しているものがある。
従って装置内に複数のクロック発生回路を設けているが
、クロックは基本信号であり、クロック発生回路に障害
が発生した時、速やかに検出出来ることが望ましい。
、クロックは基本信号であり、クロック発生回路に障害
が発生した時、速やかに検出出来ることが望ましい。
従来の装置では、クロックの断を検出する程度であり、
パルスの欠落等の検出は困難なため実施していない。
パルスの欠落等の検出は困難なため実施していない。
上記の如く、従来はクロックに対する診断が不十分であ
る。しかし、クロックは基本信号であるため、クロック
動作不良時には、装置に各種の誤動作を誘発し、障害調
査に多くの時間を要するのみならず、二次障害発生の危
険もあるという問題がある。
る。しかし、クロックは基本信号であるため、クロック
動作不良時には、装置に各種の誤動作を誘発し、障害調
査に多くの時間を要するのみならず、二次障害発生の危
険もあるという問題がある。
本発明はこのような問題点に鑑み、複数のクロック発生
回路の内、一つのクロック発生回路のクロックでカウン
トアンプするカウンタに、他のクロック発生回路のクロ
ックを供給してリセットさせ、リセット出来なければキ
ャリー信号を送出させることにより、相互の正常動作を
確認出来るようにしたものである。
回路の内、一つのクロック発生回路のクロックでカウン
トアンプするカウンタに、他のクロック発生回路のクロ
ックを供給してリセットさせ、リセット出来なければキ
ャリー信号を送出させることにより、相互の正常動作を
確認出来るようにしたものである。
c問題点を解決するための手段〕
図は本発明の一実施例を示す回路のブロック図である。
1は成層波数で発振するクロック発生回路、2はクロッ
ク発生回路1の周波数を分周して、装置が必要とする第
1のクロックを発生する分周回路、3は分周回路2の送
出するクロックでカウントアツプし、分周回路5の送出
するクロックでリセットされるカウンタである。
ク発生回路1の周波数を分周して、装置が必要とする第
1のクロックを発生する分周回路、3は分周回路2の送
出するクロックでカウントアツプし、分周回路5の送出
するクロックでリセットされるカウンタである。
4はクロック発生回路1と異なる周波数で発振するクロ
ック発生回路、5はクロック発生回路4の送出するクロ
ックで、装置が必要とする第2のクロックを発生する分
周回路、6は分周回路5の送出するクロックでカウント
アツプし、分周回路2の送出するクロックでリセy l
・されるカウンタ、7はカウンタ3と6が送出するキャ
リー信号を端子Aに送出するOR回路である。
ック発生回路、5はクロック発生回路4の送出するクロ
ックで、装置が必要とする第2のクロックを発生する分
周回路、6は分周回路5の送出するクロックでカウント
アツプし、分周回路2の送出するクロックでリセy l
・されるカウンタ、7はカウンタ3と6が送出するキャ
リー信号を端子Aに送出するOR回路である。
カウンタ3は分周回路2の送出するクロックで、所定の
計数値にまでカウントアンプする前に、分周回路5の送
出するクロックでリセットされるが、分周回路5のクロ
ックに異常があり、カウンタ3をリセット出来ないとキ
ャリー信号を送出する。
計数値にまでカウントアンプする前に、分周回路5の送
出するクロックでリセットされるが、分周回路5のクロ
ックに異常があり、カウンタ3をリセット出来ないとキ
ャリー信号を送出する。
又カウンタ6ば分周回路5の送出するクロックで、所定
の計数値にまでカウントアツプする前に、分周回路2の
送出するクロックでリセットされるが、分周回路2のク
ロックに異常があり、カウンタ6をリセット出来ないと
キャリー信号を送出する構成とする。
の計数値にまでカウントアツプする前に、分周回路2の
送出するクロックでリセットされるが、分周回路2のク
ロックに異常があり、カウンタ6をリセット出来ないと
キャリー信号を送出する構成とする。
C作用)
上記構成とすることにより、クロック発生回路1及び分
周回路2又はクロック発生回路4及び分周回路5のいず
れかに、障害が発生すると、カウンタ3又は6からキャ
リー信号が端子Aから送出され、クロックの異常を検出
することが出来る。
周回路2又はクロック発生回路4及び分周回路5のいず
れかに、障害が発生すると、カウンタ3又は6からキャ
リー信号が端子Aから送出され、クロックの異常を検出
することが出来る。
図において、カウンタ3及び6は予め分周回路2及び5
の送出するクロックの周期に応じ、キャリー信号を送出
する計数値が設定される。
の送出するクロックの周期に応じ、キャリー信号を送出
する計数値が設定される。
初期時端子Bからクリア信号が入り、カウンタ3と6は
クリアされる。クロック発生回路1の発振周波数は分周
回路2により分周され、装置の必要とする周期のクロッ
クがカウンタ3と6に送出 ゛される。
クリアされる。クロック発生回路1の発振周波数は分周
回路2により分周され、装置の必要とする周期のクロッ
クがカウンタ3と6に送出 ゛される。
又クロック発生回路4の発振周波数は分周回路5により
分周され、装置の必要とする周期のクロックがカウンタ
6と3に送出される。
分周され、装置の必要とする周期のクロックがカウンタ
6と3に送出される。
カウンタ3は分周回路2の送出するクロックでカウント
アンプするが、分周回路5の送出するクロックによりリ
セットされる。
アンプするが、分周回路5の送出するクロックによりリ
セットされる。
従って分周回路5が送出するクロックにパルスの欠落等
の異常があり、カウンタ3が所定の計数値までカウント
アツプする前に、カウンタ3をリセット出来ないと、キ
ャリー信号がOR回路7を経て端子Aに送出される。
の異常があり、カウンタ3が所定の計数値までカウント
アツプする前に、カウンタ3をリセット出来ないと、キ
ャリー信号がOR回路7を経て端子Aに送出される。
同様に、カウンタ6は分周回路5の送出するクロックで
カウントアツプするが、分周回路2の送出するクロック
によりリセットされる。
カウントアツプするが、分周回路2の送出するクロック
によりリセットされる。
従って分周回路2が送出するクロックに異常があり、カ
ウンタ6が所定の計数値までカウントアツプする前に、
カウンタ6をリセット出来ないと、キャリー信号がOR
回路7を経て端子Aに送出される。
ウンタ6が所定の計数値までカウントアツプする前に、
カウンタ6をリセット出来ないと、キャリー信号がOR
回路7を経て端子Aに送出される。
従って端子への送出するキャリー信号により、クロック
の異常が検出出来る。
の異常が検出出来る。
以上説明した如く、本発明は複数のクロック発生回路を
備えた装置において、相互のクロックで監視し合うため
、クロックの正常動作を確認することが容易に可能とな
る効果がある。
備えた装置において、相互のクロックで監視し合うため
、クロックの正常動作を確認することが容易に可能とな
る効果がある。
図は本発明の一実施例を示す回路のブロック図である。
図において、
Claims (1)
- 【特許請求の範囲】 複数のクロック発生回路を備えた装置において、一つの
クロック発生回路の送出する第1のクロックでカウント
アップし、他のクロック発生回路の送出する第2のクロ
ックでリセットされるカウンタ(3)(6)を設け、 該カウンタ(3)(6)に予め第1及び第2のクロック
の周期に対応してキャリー信号を送出する計数値を設定
し、第1のクロックに基づくカウントアップが該計数値
に達する前に、第2のクロックでリセットするようにし
たことを特徴とするクロック診断方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60176754A JPS6235930A (ja) | 1985-08-09 | 1985-08-09 | クロツク診断方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60176754A JPS6235930A (ja) | 1985-08-09 | 1985-08-09 | クロツク診断方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6235930A true JPS6235930A (ja) | 1987-02-16 |
Family
ID=16019224
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60176754A Pending JPS6235930A (ja) | 1985-08-09 | 1985-08-09 | クロツク診断方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6235930A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1999059051A1 (en) * | 1998-05-13 | 1999-11-18 | Mitsubishi Denki Kabushiki Kaisha | Device and apparatus for detecting clock failure |
| EP1333579A1 (de) * | 2002-01-30 | 2003-08-06 | Infineon Technologies AG | Einrichtung zur Erkennung eines Taktsignalausfalls |
| JP2022091548A (ja) * | 2020-12-09 | 2022-06-21 | 株式会社デンソー | 集積回路装置 |
| WO2023166808A1 (ja) * | 2022-03-01 | 2023-09-07 | ローム株式会社 | 監視回路、半導体集積回路装置、及び車両 |
-
1985
- 1985-08-09 JP JP60176754A patent/JPS6235930A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1999059051A1 (en) * | 1998-05-13 | 1999-11-18 | Mitsubishi Denki Kabushiki Kaisha | Device and apparatus for detecting clock failure |
| US6333646B1 (en) | 1998-05-13 | 2001-12-25 | Mitsubishi Denki Kabushiki Kaisha | Abnormal clock detector and abnormal clock detecting apparatus |
| EP1333579A1 (de) * | 2002-01-30 | 2003-08-06 | Infineon Technologies AG | Einrichtung zur Erkennung eines Taktsignalausfalls |
| JP2022091548A (ja) * | 2020-12-09 | 2022-06-21 | 株式会社デンソー | 集積回路装置 |
| WO2023166808A1 (ja) * | 2022-03-01 | 2023-09-07 | ローム株式会社 | 監視回路、半導体集積回路装置、及び車両 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6235930A (ja) | クロツク診断方式 | |
| JPH0218483B2 (ja) | ||
| JPH09292928A (ja) | クロック信号源の監視装置 | |
| JP2526516B2 (ja) | 障害監視方式 | |
| SU875413A1 (ru) | Устройство дл контрол и регистрации плановой и фактической выработок продукции | |
| JPH0148565B2 (ja) | ||
| KR100263199B1 (ko) | 동기식 전송장치에서의 클록손실 검출회로 | |
| JPS58213B2 (ja) | 伝送装置の監視回路 | |
| JPH03250226A (ja) | ウォッチドッグタイマー | |
| JPS63265339A (ja) | 障害処理方式 | |
| SU1182668A1 (ru) | Делитель частоты следовани импульсов | |
| JP2749994B2 (ja) | 数値制御装置 | |
| JPS61105147A (ja) | クロツク断検出回路 | |
| JPS63211998A (ja) | アラ−ムデ−タ収集回路 | |
| JPS61272900A (ja) | アラ−ム表示方式 | |
| JPH05189271A (ja) | 中央処理装置の異常検知装置 | |
| JPH021008A (ja) | リセット信号発生装置 | |
| JPS6272022A (ja) | Lsiシステムクロック監視装置 | |
| JPS60206320A (ja) | 擬似ランダム符号発生器 | |
| JPS6343770B2 (ja) | ||
| JPH01145580A (ja) | 異常信号検出回路 | |
| JPH0296840A (ja) | 中央処理装置の暴走防止回路 | |
| JPH0685791A (ja) | 伝送エラー監視装置 | |
| JPS61237543A (ja) | 伝送系監視装置 | |
| JPH01158543A (ja) | 警報信号制御方式 |