JPS6236980A - 固体撮像装置 - Google Patents
固体撮像装置Info
- Publication number
- JPS6236980A JPS6236980A JP60176630A JP17663085A JPS6236980A JP S6236980 A JPS6236980 A JP S6236980A JP 60176630 A JP60176630 A JP 60176630A JP 17663085 A JP17663085 A JP 17663085A JP S6236980 A JPS6236980 A JP S6236980A
- Authority
- JP
- Japan
- Prior art keywords
- pulse
- phase
- shift register
- output
- frequency
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は固体撮像素子の水平転送パルス発生にＰ Ｌ
Ｌ （Ｐｈａｓｅ Ｌｏｃｋｅｄ Ｌｏｏｐ）回路を用
いた固体撮像装置に関するものである。
Ｌ （Ｐｈａｓｅ Ｌｏｃｋｅｄ Ｌｏｏｐ）回路を用
いた固体撮像装置に関するものである。
従来の技術
近年、新しい撮像デバイスとして固体撮像素子の研究開
発が活発に行なわれ、急速に実用化の域に達しつつある
。それに伴ない、高解像度化、あるいは、用途に応じた
画素数の要求も高まり、任意の画素数に対応できる駆動
回路が必要となる。
発が活発に行なわれ、急速に実用化の域に達しつつある
。それに伴ない、高解像度化、あるいは、用途に応じた
画素数の要求も高まり、任意の画素数に対応できる駆動
回路が必要となる。
この目的を達するためには、一般的ＫＰＬＬ回路が用い
られる。
られる。
以下図面を参照し々から従来の固体撮像装置について説
明する。
明する。
第２図は従来の固体撮像装置の構成を示すものである。
２１は同期信号発生器、２２は同期信号発生器２１より
出力される水平同期パルスＨＤよりクロックパルスＣＫ
を発生するＰＬＬ回路、２３３ベーノ はＰＬＬ回路２２で発生したクロックパルスＣＫと同期
信号発生器２１より出力される各種同期パルスにより、
固体撮像素子駆動に必要なパルスφＨ９φ■を発生させ
るロジック回路、２４は、固体撮像素子２６を駆動する
ドライブ回路である。
出力される水平同期パルスＨＤよりクロックパルスＣＫ
を発生するＰＬＬ回路、２３３ベーノ はＰＬＬ回路２２で発生したクロックパルスＣＫと同期
信号発生器２１より出力される各種同期パルスにより、
固体撮像素子駆動に必要なパルスφＨ９φ■を発生させ
るロジック回路、２４は、固体撮像素子２６を駆動する
ドライブ回路である。
第３図は、第２図中のＰＬＬ回路２２の構成例を示した
ものである。３１は、第２図の同期信号発生器２１から
出力される水平同期信号ＨＤと、後述するクロックパル
スＣＫを分周して得られるパルスＨＤ’との位相比較を
する位相比較器、３２は位相比較器３１の出力を、両パ
ルスＨＤ、ＨＤ’の位相差に応じた直流電圧に変換する
低域フィルター、３３は、電圧制御発振器で、低域フィ
ルター３２より出力される直流電圧に応じた周波数のク
ロックパルスＯＫを発生する。３４は、分周回路で、電
圧制御発振器３３より発生したクロックパルスＣＫを分
周し、得られたパルスＨＤ’を位相比較器３１に入力す
る。分周回路３４の分周比Ｍは、固体撮像素子の水平画
素数に応じて必要と々ろ水平転送パルスφＨの周波数ｆ
φＨと、水平同期パルスＨＤの周波数ｆＨＤ の比であ
る。
ものである。３１は、第２図の同期信号発生器２１から
出力される水平同期信号ＨＤと、後述するクロックパル
スＣＫを分周して得られるパルスＨＤ’との位相比較を
する位相比較器、３２は位相比較器３１の出力を、両パ
ルスＨＤ、ＨＤ’の位相差に応じた直流電圧に変換する
低域フィルター、３３は、電圧制御発振器で、低域フィ
ルター３２より出力される直流電圧に応じた周波数のク
ロックパルスＯＫを発生する。３４は、分周回路で、電
圧制御発振器３３より発生したクロックパルスＣＫを分
周し、得られたパルスＨＤ’を位相比較器３１に入力す
る。分周回路３４の分周比Ｍは、固体撮像素子の水平画
素数に応じて必要と々ろ水平転送パルスφＨの周波数ｆ
φＨと、水平同期パルスＨＤの周波数ｆＨＤ の比であ
る。
以上のようにＰＬＬ回路を構成することにより、発生す
るクロックパルスＯＫの周波数９位相を逐次補正し、水
平同期パルスＨＤに位相同期したクロックパルスＣＫを
得ることができる。一般的にＰＬＬ回路の分周回路３４
には、フリップフロップで構成されたカウンターが用い
られるが、各フリップフロップの状態変化時にパルス性
の電流が流れ、特に複数のフリップフロップが同時に状
態変化するときには多量のパルス電流が流れることにな
り、このパルス電流が電源、アース等を経由して映像信
号に混入しモニター画面上で、縦縞模様の固定パターン
となり画質を著しく低下させてし甘う。そこで採用され
るのが、シフトレジスタである。シフトレジスタもフリ
ップフロップで構成されているため同様のパルス電流が
流れるが、クロックパルスＣＫ入力毎に１ケのフリップ
フロップが状態変化するだけでパルス電流の流れ方は一
様となり、固定パターンの抑圧が期待できる。
るクロックパルスＯＫの周波数９位相を逐次補正し、水
平同期パルスＨＤに位相同期したクロックパルスＣＫを
得ることができる。一般的にＰＬＬ回路の分周回路３４
には、フリップフロップで構成されたカウンターが用い
られるが、各フリップフロップの状態変化時にパルス性
の電流が流れ、特に複数のフリップフロップが同時に状
態変化するときには多量のパルス電流が流れることにな
り、このパルス電流が電源、アース等を経由して映像信
号に混入しモニター画面上で、縦縞模様の固定パターン
となり画質を著しく低下させてし甘う。そこで採用され
るのが、シフトレジスタである。シフトレジスタもフリ
ップフロップで構成されているため同様のパルス電流が
流れるが、クロックパルスＣＫ入力毎に１ケのフリップ
フロップが状態変化するだけでパルス電流の流れ方は一
様となり、固定パターンの抑圧が期待できる。
第４図は、分周回路にシフトレジスタを用いた５ページ
場合の従来のＰＬＬ回路の構成を示す。４１は位相比較
器、４２は低域フィルター、４３は電圧制御発振器でそ
れぞれ第３図のものと同じである。
器、４２は低域フィルター、４３は電圧制御発振器でそ
れぞれ第３図のものと同じである。
４４はシフトレジスタで固体撮像素子の水平転送パルス
φＨの周波数ｆφＨと、水平同期パルスＨＤの周波数”
ＨＤ の比の２分の１の段数Ｎである。
φＨの周波数ｆφＨと、水平同期パルスＨＤの周波数”
ＨＤ の比の２分の１の段数Ｎである。
４５はインバータである。以上のように構成されたＰＬ
Ｌ回路において以下その動作を説明する。
Ｌ回路において以下その動作を説明する。
位相比較器４１には、水平同期パルスＨＤと、シフトレ
ジスタ４４の出力パルスＨＤ“が入力され、両パルスの
位相差を示すパルスφＰを出力する。
ジスタ４４の出力パルスＨＤ“が入力され、両パルスの
位相差を示すパルスφＰを出力する。
パルスφＰは低域フィルター４２に入力され、ＨＤ、Ｈ
Ｄ“の位相差に応じた直流電圧に変換され、電圧制御発
振器４３に入力され、直流電圧値に応じた周波数のクロ
ックパルスＧＫを発生する。このクロックパルスＣＫが
シフトレジスタ４４の転送パルスとなる。シフトレジス
タ４４の初段のデータ入力Ｄ１ は、シフトレジスタ４
４の最終段の出力ＱＮをインバータ４６で論理反転した
ものである。ただし、シフトレジスタの各段のフリップ
６ベージ フロ、ツブは、電源投入時に初期設定されているものと
する。このようにシフトレジスタ４４．インバータ４５
を接続することにより、シフトレジスタの段数をＮとす
ると、クロックパルスＣＫがＮヶ入力する毎に状態反転
する出力ＨＤ〃が、シフトレジスタ４４より得られ、ク
ロックパルスＯＫが（２ＸＮ）分周されることになる。
Ｄ“の位相差に応じた直流電圧に変換され、電圧制御発
振器４３に入力され、直流電圧値に応じた周波数のクロ
ックパルスＧＫを発生する。このクロックパルスＣＫが
シフトレジスタ４４の転送パルスとなる。シフトレジス
タ４４の初段のデータ入力Ｄ１ は、シフトレジスタ４
４の最終段の出力ＱＮをインバータ４６で論理反転した
ものである。ただし、シフトレジスタの各段のフリップ
６ベージ フロ、ツブは、電源投入時に初期設定されているものと
する。このようにシフトレジスタ４４．インバータ４５
を接続することにより、シフトレジスタの段数をＮとす
ると、クロックパルスＣＫがＮヶ入力する毎に状態反転
する出力ＨＤ〃が、シフトレジスタ４４より得られ、ク
ロックパルスＯＫが（２ＸＮ）分周されることになる。
このシフトレジスタ４４の出力パルスＨＤ“を位相比較
器４１に入力し水平同期パルスＨＤと位相比較され、ク
ロックパルスＣＫの周波数９位相が補正されるというふ
うに、ループ構成をとることにより、水平同期パルスＨ
Ｄと位相同期したクロックパルスＯＫが得られ、固体撮
像素子の水平転送パルスφＨが作成される。第５図は、
クロックパルスＣＫが位相同期したときの水平同期パル
スＨＤと、パルスＨＤ“の位相関係を示したものである
。パルスＨＤ“はすでに述べたようにデユーティ比６０
％のパルスとなっており、水平同期パルスＨＤと、立上
りエツジが一致している。
器４１に入力し水平同期パルスＨＤと位相比較され、ク
ロックパルスＣＫの周波数９位相が補正されるというふ
うに、ループ構成をとることにより、水平同期パルスＨ
Ｄと位相同期したクロックパルスＯＫが得られ、固体撮
像素子の水平転送パルスφＨが作成される。第５図は、
クロックパルスＣＫが位相同期したときの水平同期パル
スＨＤと、パルスＨＤ“の位相関係を示したものである
。パルスＨＤ“はすでに述べたようにデユーティ比６０
％のパルスとなっており、水平同期パルスＨＤと、立上
りエツジが一致している。
発明が解決しようとする問題点
７ページ
しかしながら、上記のような構成では、位相比較器に入
力されるパルスの立下りエツジが映像期間中央にあり、
位相比較器出力のこのタイミングに一致する部分に微妙
な段差が生じ、これが電圧制御発振器に入力される直流
電圧に影響を与え、映像中央に縦スジが現れるという欠
点を有していた。
力されるパルスの立下りエツジが映像期間中央にあり、
位相比較器出力のこのタイミングに一致する部分に微妙
な段差が生じ、これが電圧制御発振器に入力される直流
電圧に影響を与え、映像中央に縦スジが現れるという欠
点を有していた。
問題点を解決するだめの手段
上記問題点を解決するために、本発明の固体撮像装置は
、水平同期パルスを位相比較器の第１の入力とし、分周
回路で得られた位相の異なる２つのパルスをゲート、あ
るいはフリップフロップによりパルス幅を水平ブランキ
ングパルスよシ細くした第２のパルスを前記位相比較器
の第２の入力とするＰＬＬ回路から構成されている。
、水平同期パルスを位相比較器の第１の入力とし、分周
回路で得られた位相の異なる２つのパルスをゲート、あ
るいはフリップフロップによりパルス幅を水平ブランキ
ングパルスよシ細くした第２のパルスを前記位相比較器
の第２の入力とするＰＬＬ回路から構成されている。
作 用
この構成によって、位相比較器の２つの入力に水平ブラ
ンキングパルスより細いパルスが入力されることになり
、電圧制御発振器へ入力される直流電圧が、映像期間中
安定化され、画像中央の縦スジが現われなく々る。
ンキングパルスより細いパルスが入力されることになり
、電圧制御発振器へ入力される直流電圧が、映像期間中
安定化され、画像中央の縦スジが現われなく々る。
実施例
以下、本発明の一実施例について、図面を参照しながら
説明する。
説明する。
第１図は、本発明の一実施例における固体撮像装置のＰ
ＬＬ回路を示すものである。１は位相比較器、２は低域
フィルター、３は電圧制御発振器、４はシフトレジスタ
、６はインバータであり、第４図のものと同じである。
ＬＬ回路を示すものである。１は位相比較器、２は低域
フィルター、３は電圧制御発振器、４はシフトレジスタ
、６はインバータであり、第４図のものと同じである。
６はＡＮＤゲートである。なお、本実施例では、固体撮
像素子の水平転送パルス周波数ｆφＨが水平同期パルス
周波数ｆＨＤ の５１２倍のものを使用しており、従っ
てシフトレジスタ４の段数は２５６段となっている。
像素子の水平転送パルス周波数ｆφＨが水平同期パルス
周波数ｆＨＤ の５１２倍のものを使用しており、従っ
てシフトレジスタ４の段数は２５６段となっている。
以上のように構成されたＰＬＬ回路について以下その動
作を説明する。
作を説明する。
位相比較器１には水平同期パルスＨＤと、後述するＡＮ
Ｄゲート６の出力パルスＨＤ′〃が入力され、両パルス
の位相差を示すパルスφＰ′を出力する。
Ｄゲート６の出力パルスＨＤ′〃が入力され、両パルス
の位相差を示すパルスφＰ′を出力する。
パルスφＰ′は、低域フィルター２に入力され、ＨＤ
、 ＨＤ″’の位相差に応じた直流電圧■ｃＫ に変９
ベーノ 換され、電圧制御発振器３に入力される。電圧制御発振
器３では入力された直流電圧■ｃＫに応じた周波数のク
ロックパルスＣＫを発生する。このクロックパルスＧＫ
をシフトレジスタ４の転送りロックとし、シフトレタス
２４０２５６段目の出力Ｑ２．６をインバータ５を通し
、論理反転し、シフトレジスタ４の初段の入力Ｄ１ に
入力するという構成により、すでに述べたようにクロッ
クパルスＣＫが（２５６Ｘ２）分周される。さらに、シ
フトレジスタ４の２５６段目の出力Ｑ２５６’および、
シフトレジスタ４の６４段目の出力Ｑ６４ を、ＡＮＤ
ゲート６に入力し、両者の論理積をとり、パルスＨＤ“
′を得る。このパルスＨＤ”を位相比較器１に入力し、
水平同期パルスＨＤと位相比較し、同様の動作を繰シ返
し、水平同期パルスＨＤと周波数２位相とも同期したパ
ルスＨＤ′〃、およびクロックパルスＣＫを得ることが
できる。
、 ＨＤ″’の位相差に応じた直流電圧■ｃＫ に変９
ベーノ 換され、電圧制御発振器３に入力される。電圧制御発振
器３では入力された直流電圧■ｃＫに応じた周波数のク
ロックパルスＣＫを発生する。このクロックパルスＧＫ
をシフトレジスタ４の転送りロックとし、シフトレタス
２４０２５６段目の出力Ｑ２．６をインバータ５を通し
、論理反転し、シフトレジスタ４の初段の入力Ｄ１ に
入力するという構成により、すでに述べたようにクロッ
クパルスＣＫが（２５６Ｘ２）分周される。さらに、シ
フトレジスタ４の２５６段目の出力Ｑ２５６’および、
シフトレジスタ４の６４段目の出力Ｑ６４ を、ＡＮＤ
ゲート６に入力し、両者の論理積をとり、パルスＨＤ“
′を得る。このパルスＨＤ”を位相比較器１に入力し、
水平同期パルスＨＤと位相比較し、同様の動作を繰シ返
し、水平同期パルスＨＤと周波数２位相とも同期したパ
ルスＨＤ′〃、およびクロックパルスＣＫを得ることが
できる。
第６図にクロックパルスＣＫが位相同期したときの水平
同期パルスＨＤ、および、パルスＨＤＩＩ＋。
同期パルスＨＤ、および、パルスＨＤＩＩ＋。
シフトレジスタ４出力の０２．６．Ｑ６４の位相関係１
０ページ を示す。第６図において水平同期パルスＨＤの周期は１
水平走査期間で１Ｈで示している。またクロックパルス
ＣＫの周期をｔｃＫ で表わしている。
０ページ を示す。第６図において水平同期パルスＨＤの周期は１
水平走査期間で１Ｈで示している。またクロックパルス
ＣＫの周期をｔｃＫ で表わしている。
ここでパルスＨＤ″′のパルス幅ｔｗは（６４Ｘｔｃｘ
）で、本実施例の場合ｔＣＫ が約１２５ｎｓであるだ
め約８μｓとなり、水平ブランキングパルス幅約１０μ
Ｓより細いパルスと寿っている。従って位相比較器に入
力されるパルスＨＤ“′の立下シェッジが、水平ブラン
キング期間内におさまり、映像中央に現われていた縦ス
ジを除去することができる。
）で、本実施例の場合ｔＣＫ が約１２５ｎｓであるだ
め約８μｓとなり、水平ブランキングパルス幅約１０μ
Ｓより細いパルスと寿っている。従って位相比較器に入
力されるパルスＨＤ“′の立下シェッジが、水平ブラン
キング期間内におさまり、映像中央に現われていた縦ス
ジを除去することができる。
以上のように本実施例によれば、シフトレジスタの位相
の異なる２つの出力をＡＮＤゲートを通シ、水平ブラン
キングパルスより細いパルスを得、位相比較器に入力す
る構成にすることにより、映像中央の縦スジを除去する
ととができる。
の異なる２つの出力をＡＮＤゲートを通シ、水平ブラン
キングパルスより細いパルスを得、位相比較器に入力す
る構成にすることにより、映像中央の縦スジを除去する
ととができる。
々お、本実施例では、位相比較器へ入力されるパルスを
細くするのにＡＮＤゲートを用いたが、ＡＮＤゲートに
限定されるものではなく、シフトレジスタの２つの出力
を用いて水平プランキング１１ ページ パルスより細いパルスを得るという機能を有するもので
あれば何でもよい。例えば、ＮＯＲゲート。
細くするのにＡＮＤゲートを用いたが、ＡＮＤゲートに
限定されるものではなく、シフトレジスタの２つの出力
を用いて水平プランキング１１ ページ パルスより細いパルスを得るという機能を有するもので
あれば何でもよい。例えば、ＮＯＲゲート。
１にフリップフロップなども用いることができる。
発明の効果
以上のように本発明は、固体撮像装置のＰＬＬ回路の分
周回路の出力に、ゲート、あるいはフリップフロップを
設けることにより、画質を著しく低下させる縦スジを除
去することができ、その効果は絶大である。
周回路の出力に、ゲート、あるいはフリップフロップを
設けることにより、画質を著しく低下させる縦スジを除
去することができ、その効果は絶大である。
第１図は本発明の一実施例における固体撮像装置のＰＬ
Ｌ回路の構成図、第２図は固体撮像装置の構成図、第３
図は固体撮像装置のＰＬＬ回路の構成図、第４図は固体
撮像装置の従来のＰＬＬ回路の構成図、第６図は従来例
における水平同期パルスＨＤとパルスＨＤ“の位相関係
を示すタイミング図、第６図は本発明における水平同期
パルスＨＤ。 パルスＨＤ″’の位相関係を示すタイミング図である。 １・・・・・・位相比較器、２・・・・低域フィルター
、３・・・・・・インバータ、６・・・・・・ＡＮＤゲ
ート。
Ｌ回路の構成図、第２図は固体撮像装置の構成図、第３
図は固体撮像装置のＰＬＬ回路の構成図、第４図は固体
撮像装置の従来のＰＬＬ回路の構成図、第６図は従来例
における水平同期パルスＨＤとパルスＨＤ“の位相関係
を示すタイミング図、第６図は本発明における水平同期
パルスＨＤ。 パルスＨＤ″’の位相関係を示すタイミング図である。 １・・・・・・位相比較器、２・・・・低域フィルター
、３・・・・・・インバータ、６・・・・・・ＡＮＤゲ
ート。
Claims (2)
- （１）水平同期パルスを位相比較器の第１の入力とし、
分周回路で得られた位相の異なる２つのパルスをゲート
回路、あるいはフリップフロップ回路によりパルス幅を
水平ブランキングパルス幅より狭くしたパルスを、前記
位相比較器の第２の入力とするフェイズロックドループ
回路を有する固体撮像装置。 - （２）分周回路が固体撮像素子の水平転送パルス周波数
を水平同期パルスの周波数で割って得られた値の２分の
１の段数のシフトレジスタ、および、インバータ等によ
り構成され、前記シフトレジスタの最終段の出力を前記
インバータにより反転し、得られた出力を前記シフトレ
ジスタの初段の入力とし、また、前記シフトレジスタの
転送パルスに電圧制御発振器で発生したクロックパルス
を用いたことを特徴とする特許請求の範囲第１項記載の
固体撮像装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60176630A JPS6236980A (ja) | 1985-08-09 | 1985-08-09 | 固体撮像装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60176630A JPS6236980A (ja) | 1985-08-09 | 1985-08-09 | 固体撮像装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6236980A true JPS6236980A (ja) | 1987-02-17 |
Family
ID=16016937
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60176630A Pending JPS6236980A (ja) | 1985-08-09 | 1985-08-09 | 固体撮像装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6236980A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01268260A (ja) * | 1988-04-19 | 1989-10-25 | Sanyo Electric Co Ltd | 撮像装置 |
-
1985
- 1985-08-09 JP JP60176630A patent/JPS6236980A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01268260A (ja) * | 1988-04-19 | 1989-10-25 | Sanyo Electric Co Ltd | 撮像装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6277770A (ja) | ビデオ信号のサンプリングクロツク発生回路 | |
| EP0189319A2 (en) | Phase-locked loop | |
| JP2011150373A (ja) | 表示パネル制御回路および表示パネル制御方法 | |
| US5226063A (en) | Counter for an image pickup system | |
| KR20000029949A (ko) | 디지털표시장치용위상동기루프회로 | |
| US7710501B1 (en) | Time base correction and frame rate conversion | |
| JPH08279927A (ja) | 同期回路 | |
| JPS6236980A (ja) | 固体撮像装置 | |
| US5144432A (en) | Synchronizing circuit for an image pickup system | |
| JPH0748824B2 (ja) | 固体撮像素子用クロツク発生器 | |
| JPH1055161A (ja) | デジタル映像処理装置用のｐｌｌ回路 | |
| JPH0797744B2 (ja) | 位相同期回路 | |
| JPH0746845B2 (ja) | 固体撮像装置 | |
| JP3276797B2 (ja) | 水平出力パルス発生回路 | |
| JP3965978B2 (ja) | 液晶パネル駆動システム及び液晶表示装置 | |
| JPH1188156A (ja) | クロック生成用ｐｌｌ回路 | |
| JP2713063B2 (ja) | デジタル画像生成装置 | |
| JPH0614695B2 (ja) | 固体撮像装置 | |
| JPS63116572A (ja) | 固体撮像素子の駆動信号発生装置 | |
| JP2531138B2 (ja) | 同期信号発生器 | |
| JP2600866B2 (ja) | 位相比較装置 | |
| JPH03284062A (ja) | ビデオ信号処理装置用ｐｌｌ回路 | |
| JPS6269774A (ja) | 固体撮像装置 | |
| JPH09166970A (ja) | ドツトクロツク発生回路及び表示装置 | |
| JP2000078433A (ja) | Ｐｌｌ回路及びそれを用いたａｄ変換回路並びに映像信号処理装置 |