JPS6237946A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、電極部の保護膜が亀裂や破損しないように、
製造方法が改良された半導体装置の製造方法に関する。

［従来の技術］ 従来、半導体装置の電極を含む配線回路の形成は、電極
の形成のために、一端窓明けしたウェハの全面にアルミ
ニウム（八λ）を真空蒸着し、１ｑられたこの／’ｌ蒸
着膜を写真食刻技術を用いて必要な部分が残るようにエ
ツチング加工して配線回路を形成する。その後、この配
線回路を保護でる保護膜が形成されていた。

［発明の解決しようとする問題点］ ところが、写真食刻によって残された配線回路は、ウェ
ハ上に凸部として形成されている。従って、この配線回
路上に形成された保護膜も、この配線回路を覆う部分は
つ■ハを覆う部分に比較して高くなる。このため、この
配線回路の周囲の立上がり部分の保護膜は、角部又は半
径の小さな曲部となり、この角部や曲部は他の平な部分
に比較して応力が集中しやすい。そのために、この角部
や曲部に亀裂が生じる事がある。

そこで、本発明は、この亀裂を生じないような半導体装
置を製造する半導体装置の製造方法を提供することを目
的とする。

［問題点を解決するための手段］及び［作用］本発明の
半導体装置の製造方法は、所定の素子を有する半導体基
板の表面に酸化膜を形成し、該酸化膜上に配線回路を形
成する半導体装置の製造方法に於いて、該酸化膜を部分
的にエツチングし、該素子の電気的接続部を露出する工
程、該酸化膜および露出した該素子上に、第１パッシベ
ーション膜を形成する工程、得られた該第１パッシベー
ション股上に該配線回路を形成する凹部をもつフォトレ
ジスト膜を形成する工程、該フォトレジスト膜上よりエ
ツチングを行ない、該凹部により露出した部分の第１パ
ッシベーション膜の部分をエツチングにて除去する工程
、該フォトレジスト膜上および該フォトレジスト膜が部
分的に除去されて露出した第１パッシベーション膜上お
よび該素子上に、該第１パッシベーション膜の膜厚と同
一厚さの導電性金属膜を形成する工程、該フォトレジス
ト膜を除去し、該第１パッシベーション膜の凹部のみに
導電性金属膜を残置させて配線回路を形成する■稈、該
第１パッシベーション膜および該導電性金属膜の表面に
第２パッシベーション膜を形成する工程とを順次実施す
る事を特徴とする。

すなわち、本発明の半導体装置の製造方法は、半導体基
板の素子の電気的接続部を露出する工程、第１パッシベ
ーション膜を形成する工程、フォトレジスト膜を形成す
る工程、第１パッシベーション膜の部分をエツチングに
て除去する工程、該第１パッシベーション膜の膜厚と同
一厚さの導電性金属膜を形成する工程、配線回路を形成
する工程、第２パッシベーション膜を形成する工程から
構成される。

電気的接続部を露出する工程は、半導体基板が高温酸化
性雰囲気にさらされた時にこの半導体基板の表面に熱的
にも化学的にも安定で絶縁物の酸化物を、部分的にエツ
チングし、接続すべき素子の電気的接続部を露出する工
程である。ここで、半導体基板とは、Ｎ型又はＰ型の半
導体基板である。又、この半導体基板の表面に形成され
る酸化膜は所望の領域を選択する時に拡散源を規制する
選択拡散、金属配線の絶縁膜、チップの保護膜などの役
割を果たす膜である。部分的にエツチングする方法は、
エツチングしない部分をフォトレジスト膜で覆い、その
後、覆いのされていない部分をフッ酸等を接触させ酸化
物を溶解し、素子表面を露出させるものである。

第１パッシベーション膜を形成する工程は、この半導体
基板の酸化膜上に後述する配線回路の厚みと同じ厚さに
なる絶縁膜を形成する工程である。

この第１パッシベーション膜としては、例えば、シリコ
ンの酸化膜、シリコンナイトライド膜、アルミナ膜等が
利用できる。通常、パッシベーション膜は化学的気相析
出法（以下ＣＶＤ法と略す）を用いて行われる。具体的
には、５ｉｏｚ膜、Ｓｉ　３Ｎ４膜がそれぞれ次に述べ
る反応式（１）、（２）を利用して析出される。

Ｓｉ　Ｈ４＋０２−＋Ｓｉ　Ｏｘ＋２８２−（１）Ｓｉ
　Ｈ４＋４ＮＨ３→ Ｓｉ　３Ｎ４＋１２Ｈ２・・・（２） この第１パッシベーション膜は、従来の製造方法で発生
していた配線回路の凸部と酸化膜との段差をなくすため
のもので、配線回路の周囲の凹部を埋めるために設けら
れるものである。従って、この第１パッシベーション膜
の厚みは、所定の電流容量を通過させるように設計され
た配線回路の厚みと同一の厚さでなければならない。な
お、後の工程でこの第１パッシベーション膜が部分的に
エツチングされる際に、下層にある酸化物層をエツチン
グしないように第１パッシベーション膜の材質を選択す
る必要がある。

フォトレジスト膜を形成する工程は、前述した工程で形
成された第１パッシベーション膜上に、後で述べる工程
で形成される配線回路部が凹部となるようにフォトレジ
スト膜を形成する工程である。このフォトレジスト膜は
、後述する配線膜が形成された後、配線回路として不要
な部分を容易に除去する役割も兼ねる。このフォトレジ
スト膜は、選択エツチングの容易な耐酸性の感光剤より
形成される膜であるのが好ましい。かかる感光剤として
は、感光に応じて硬化又は溶解するネガタイプ、ポジタ
イプがある。これらのエツチングは、ウェット法又はド
ライ法により行なわれる。

第１パッシベーション膜の部分を除去する工程は、前工
程で形成されたフォトレジスト膜上よりエツチングを行
い、このフォトレジスト膜の形成されていない部分の第
１パッシベーション膜のｍ−７一 部分を除去する工程である。このエツチングには選択的
に第１パッシベーション膜のみが溶解するエツチング液
が用いられる。このエツチングにより配線回路が形成さ
れる溝が第１パッシベーション膜に形成される。なお、
溝の底には半導体基板を覆う酸化物の表面が露出する。

また通電のために穴あけされた部分の第１パッシベーシ
ョン膜も除去され素子の表面も同時に露出する。

導電性金属膜を形成する工程は、該フォトレジスト股上
および該フォトレジスト膜と該第１パッシベーション膜
とが部分的に除去されて露出した該熱酸化膜および該素
子上に、該第１パッシベーション膜の膜厚と同一厚さの
導電性金属膜を形成する工程である。この導電性金属膜
は、所定の素子間を電気的に接続する膜である。この導
電性金属膜としては、通常はアルミニウム蒸着膜あるい
はポリシリコン膜で形成される。

配線回路を形成する工程は、このフォトレジスト膜有機
溶媒等で除去することによりなされる。

すなわちフォトレジスト膜を除去することにより、この
上に形成されていた導電性金属膜の部分も同時に除去さ
れる。そしてこの第１パッシベーション膜の凹部のみに
導電性金属膜が残置される。これにより配線回路が形成
される。

そして、次に、第２パッシベーション膜を形成する工程
が実施される。即ち、第２パッシベーション膜は、前述
したように、同一厚みに形成された配線回路、第１パッ
シベーション膜上に形成され、この導電性金属膜の活性
化を防止する膜である。この第２パッシベーション膜も
第１パッシベーション膜と同様の材質のものを利用でき
る。

［実施例］ 以下、本発明の半導体装置の製造方法を具体的な実施例
に基づいて詳しく説明する。第１図、第２図は、それぞ
れ具体的な実施例に係るこの半導体装置の製造方法によ
り形成された半導体装置を説明する図であり、第１図は
その横断面図、第２図は第１図に示す切断線△−Ａで切
断した時の縦断面図である。

本半導体装置は、２個のＰ型拡散層１１．１２を持つＮ
型半導体基板１０と、このＮ型半導体基板１０の表面を
該Ｐ型拡散層１１．１２の電気的接続部１１Ｊ、１２Ｊ
を除いて覆う熱酸化膜２０と、この２個のＰ型拡散層１
１．１２を電気的に接続するＡＲ層よりなる配線回路３
０と、第２図の縦断面図で示すように、この配線回路３
０と同じ厚さの第１パッシベーション膜４０と、この配
線回路３０、第１パッシベーション膜４０を覆う第２パ
ッシベーション膜５０とで構成される。

以下、この第１図、第２図の断面図で示される半導体装
置が形成される方法を、第３図乃至第８図に示される工
程図を用いて説明する。

第３図および第４図はフォトレジスト膜を形成した後の
部分断面を示す。まずＰ型拡散層１１．１２（閃絡）の
拡散工程を終えたＮ型基板１０は、高温で水蒸気下にさ
らされる。これによりＮ型基板１０の表面部に熱酸化膜
２０が形成される。その後、Ｐ型拡散層１１．１２の所
定部に電気的に接続するために、この熱酸化膜２０に窓
明け１３がなされる。即ち、感光性樹脂をこの熱酸化膜
面一　　１０　− に均一に塗布し、あらかじめ用意した、黒い部分（窓を
明けようとする箇所）と透明な部分とからなる露出用マ
スクを通して紫外線を照射し、現像定着して紫外線に照
射されない部分のみ樹脂膜を除去する。このようにした
ウェハをフッ酸にひだすと樹脂でおおわれていない部分
つまり窓の部分の熱酸化膜２０はエツチングされる。

その後、前述したＣＶＤ法により、式（２）の反応式で
示したように、第１パッシベーション膜４０として３ｉ
　３Ｎ４膜を形成する。なお、窒化珪素（Ｓｉ　３Ｎ４
）膜の化学量論的割合はその構成比率がかならずしも正
確に３：４の割合になっていな（ともよい。このＳｉ　
３Ｎ４膜の形成過程を詳述する。キャリア・ガスとして
通常は高純度Ｎ２が用られ、それぞれの反応ガスＳｉＨ
４、ＮＨ３も気体であるため、それぞれのガスは流量計
を通して反応装置に供給される。反応装置は石英製でそ
の中にグラファイトの加熱台がおかれる。

加熱台はその上のガスの流れが十分層流となるように少
し傾斜を設けておかれる。又、十分層流となるようにキ
ャリア・ガスの流量が選ばれる。そして、加熱台は高周
波電源を用いて外部から加熱される。そして、希望の膜
厚の薄膜を形成するために、シリコンウェハの温度、キ
ャリア・ガスに対する反応ガスの割合、析出時間が制御
される。

本実施例の場合、でき上がった膜厚は約１μであった。

そして、この第１パッシベーション膜４０の」二に、ポ
ジタイプのフォトレジストを塗布しフォトレジスト膜６
０を形成する。このフォトレジスト膜６０には配線回路
を形成するための溝６１が形成されている。

その後、第５図で示すように、周知の写真食刻法で、Ｎ
Ｈ４Ｆ、ＨＦの混合液を用いて、更にこのフォトレジス
ト膜６０が除去された溝６１の底に表出している第１パ
ッシベーション膜４０の部分を除去する。

そして、次の第６図に示すように、ＡＮ膜３５を、蒸着
或いはスパッタ等の方法により、このフォトレジスト膜
６０．熱酸化膜２０および露出した素子上に形成する。

特にこの熱酸化膜２０上に形成される部分３０は第１パ
ッシベーション膜４０と同じ厚さになる様に形成する。

この部分は配線回路３０となる部分である。

その後第７図に示すように、トリクレン等の有機溶剤を
用いて、このフォトレジスト膜６０の残った部分を除去
する。するとＡＲ層３０の内、フォトレジスト膜６０上
に乗っている部分も同時に除去され、第１パッシベーシ
ョン膜４０と配線回路３０の境界部は段差ができずに水
平面となる。

しかる後に、例えば前述した、ＣＶＤ法などにより、第
２パッシベーション膜７０を第８図に示すように形成す
る。

本実施例によれば、第７図で示されるように、第１パッ
シベーション膜４０と配線回路３０とは同じ厚さに形成
したためにそれぞれの境界部は平坦であり段差がない。

従って第２パッシベーション膜７０を形成するとその表
面も平坦になり、この第２パッシベーション膜７０の表
面に余分な応力が作用せず亀裂等が発生しない。従って
、半導休装置の寿命が延び品質が向上する。

［発明の効果］ 本発明によれば、所定の素子を有する半導体基板の表面
に酸化膜を形成し、該酸化膜上に配線膜を形成する半導
体装置の製造方法に於いて、該酸化膜を部分的にエツチ
ングし、該素子の電気的接続部を露出する工程、該酸化
膜および露出した該素子上に、第１パッシベーション膜
を形成する工程、得られた該第１パッシベーション膜上
に該配線回路を形成する凹部をもつフォトレジスト膜を
形成する工程、該フォトレジスト膜上よりエツチングを
行ない、該凹部により露出した部分の第１パッシベーシ
ョン膜の部分をエツチングにて除去する工程、該フォト
レジスト膜上および該フォトレジスト膜と該第−パッシ
ベーション膜が部分的に除去されて露出した該熱酸化股
上および該素子上に、該第１パッシベーション膜の膜厚
と同一厚さの導電性金属膜を形成する工程、該フォトレ
ジスト膜を除去し、該第１パッシベーション膜の凹部の
みに導電性金属膜を残置させて配線回路を形成する工程
と、第２パッシベーション膜を形成する工程を順次実施
することで、配線膜の上に形成される保護膜が平に形成
できる。従って、この保護膜には応力が集中する事なく
亀裂が生じない。

つまり半導体装置そのものの機能が向上する。

【図面の簡単な説明】

第１図、第２図は、それぞれ本発明の具体的な実施例に
係る半導体装置の製造方法を用いて形成した半導体装置
の内部４Ｍ造を示プ横断面図、縦断面図である。第３図
乃至第８図は、それぞれ同実絵例で形成した半導体装置
の製造工程の説明図である。 １０・・・半導体基板 ２０・・・熱酸化膜 ３０・・・Ａ　、ｅ　ＭＩｉ！ ４０・・・第１パッシベーション膜 ５０・・・第２パッシベーション膜 ６０・・・フォトレジスト膜 特許出願人　　　日本電装株式会社 第１図

Claims (1)

【特許請求の範囲】
1. （１）所定の素子を有する半導体基板の表面に酸化膜を
   形成し、該酸化膜上に配線回路を形成する半導体装置の
   製造方法に於いて、 該酸化膜を部分的にエッチングし、該素子の電気的接続
   部を露出する工程、 該酸化膜および露出した該素子上に、第１パッシベーシ
   ョン膜を形成する工程、 得られた該第１パッシベーション膜上に該配線回路を形
   成する凹部をもつフォトレジスト膜を形成する工程、 該フォトレジスト膜上よりエッチングを行ない、該凹部
   により露出した部分の第１パッシベーション躾の部分を
   エッチングにて除去する工程、該フォトレジスト膜上お
   よび該フォトレジスト膜が部分的に除去されて露出した
   第１パッシベーシヨン膜上および該素子上に、該第１パ
   ッシベーシヨン膜の膜厚と同一厚さの導電性金属膜を形
   成する工程、 該フォトレジスト膜を除去し、該第１パッシベーシヨン
   膜の凹部のみに導電性金属膜を残置させて配線回路を形
   成する工程、 該第１パッシベーション膜および該導電性金属膜の表面
   に第２パッシベーシヨン膜を形成する工程とを順次実施
   する事を特徴とする半導体装置の製造方法。