JPS6237981A - 厚膜抵抗回路 - Google Patents
厚膜抵抗回路Info
- Publication number
- JPS6237981A JPS6237981A JP60177847A JP17784785A JPS6237981A JP S6237981 A JPS6237981 A JP S6237981A JP 60177847 A JP60177847 A JP 60177847A JP 17784785 A JP17784785 A JP 17784785A JP S6237981 A JPS6237981 A JP S6237981A
- Authority
- JP
- Japan
- Prior art keywords
- resistance value
- conductor
- resistance
- resistor
- sheet
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C17/00—Apparatus or processes specially adapted for manufacturing resistors
- H01C17/22—Apparatus or processes specially adapted for manufacturing resistors adapted for trimming
- H01C17/23—Apparatus or processes specially adapted for manufacturing resistors adapted for trimming by opening or closing resistor geometric tracks of predetermined resistive values, e.g. snapistors
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Parts Printed On Printed Circuit Boards (AREA)
- Non-Adjustable Resistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発朋は、ハイブリッド半導体装置における厚膜抵抗回
路に係シ、特にシート抵抗を用いた低抵抗回路に関する
。
路に係シ、特にシート抵抗を用いた低抵抗回路に関する
。
へイブリッド半導体装置、たとえばハイブジッド集積回
路においては、基板上に厚膜技術によりたとえば電流検
出回路用の低抵抗回路を形成する場合、シート抵抗自体
は素材によち下限（たとえば３Ω／口）がある。そこで
、第４図に示すように平行な導体４１ 、４２間に縦横
寸法比がたとえば１：１０の形状を有するシート抵抗４
３を形成することによって導体端子４１′。
路においては、基板上に厚膜技術によりたとえば電流検
出回路用の低抵抗回路を形成する場合、シート抵抗自体
は素材によち下限（たとえば３Ω／口）がある。そこで
、第４図に示すように平行な導体４１ 、４２間に縦横
寸法比がたとえば１：１０の形状を有するシート抵抗４
３を形成することによって導体端子４１′。
４２′間に０．３０の抵抗値を得ている。あるいは第５
図に示すように、導体５１，１１２間に縦横寸法比１：
５を有するシート抵抗２個分（実際には一体的に１個の
シート抵抗５３として形成する，）を並列に形成するこ
とによって、導体端子５ １’ 、 ５ ２’間に計算
上０、３Ω（＝０．６Ω／０，６Ω）の抵抗値を実現し
ている。なお、シート抵抗の端部が導体上に接触するよ
うに形成することによって、シート抵抗と導体とが接続
されている。
図に示すように、導体５１，１１２間に縦横寸法比１：
５を有するシート抵抗２個分（実際には一体的に１個の
シート抵抗５３として形成する，）を並列に形成するこ
とによって、導体端子５ １’ 、 ５ ２’間に計算
上０、３Ω（＝０．６Ω／０，６Ω）の抵抗値を実現し
ている。なお、シート抵抗の端部が導体上に接触するよ
うに形成することによって、シート抵抗と導体とが接続
されている。
しかし、前記導体それぞれはその使用素材にもよるが数
ｍΩ〜数十ｍΩ／口のノート抵抗値を有しており、たと
えば第４図における導体４ノ。
ｍΩ〜数十ｍΩ／口のノート抵抗値を有しており、たと
えば第４図における導体４ノ。
４２はＡ点Ｂ点間で数百ｍΩ、Ｃ点り点間で数百ｍΩで
あり、シート抵抗４３の低抵抗値０．３Ωにとって無視
し得ない値である。これによって、Ａ点（端子４２′）
から電流を流し込んでもＢ点の方には殆んど流れず、大
半はＤ点近傍へ集中し、電流分布は第６図に示すように
々る。
あり、シート抵抗４３の低抵抗値０．３Ωにとって無視
し得ない値である。これによって、Ａ点（端子４２′）
から電流を流し込んでもＢ点の方には殆んど流れず、大
半はＤ点近傍へ集中し、電流分布は第６図に示すように
々る。
したがって、端子Ａ、Ｄ間の実効的外抵抗体は、シート
抵抗４３のうちの端子Ａ、Ｄ間近傍部分のみとなるので
、計算上の抵抗値（理論値）に比べて実効抵抗値が大き
く異なり、しかも前記電流の集中によりシート抵抗４３
の焼損が生じたシするおそれがあった。
抵抗４３のうちの端子Ａ、Ｄ間近傍部分のみとなるので
、計算上の抵抗値（理論値）に比べて実効抵抗値が大き
く異なり、しかも前記電流の集中によりシート抵抗４３
の焼損が生じたシするおそれがあった。
また、目標の抵抗値を得るためにシート抵抗４３の素材
をブレンドすることは可能であるが、最低抵抗値のシー
ト抵抗を使用する場合にはそれ以下の低抵抗値を得るた
めに第４図、第５図に示したようにシート抵抗４３．５
３の形状を調整しなければならず、これに伴ってシート
抵抗の形状が大きくなり、ひいては使用基板が大きくな
る欠点があった。
をブレンドすることは可能であるが、最低抵抗値のシー
ト抵抗を使用する場合にはそれ以下の低抵抗値を得るた
めに第４図、第５図に示したようにシート抵抗４３．５
３の形状を調整しなければならず、これに伴ってシート
抵抗の形状が大きくなり、ひいては使用基板が大きくな
る欠点があった。
本発明は上記の事情に鑑みてなされたもので、回路の一
部での電流集中を大幅に低減でき、実効抵抗値を理論抵
抗値に近づけることができ、低抵抗値を高精度で実現し
得る厚膜抵抗回路を提供するものである。
部での電流集中を大幅に低減でき、実効抵抗値を理論抵
抗値に近づけることができ、低抵抗値を高精度で実現し
得る厚膜抵抗回路を提供するものである。
即ち、本発明の厚膜抵抗回路は、平行な配置で形成され
た導体の間に互いの抵抗値が異なる抵抗体（高抵抗のシ
ート抵抗と低抵抗のシート抵抗まだはシート抵抗と導体
自体）を並列に接続してなシ、上記導体の端子側には抵
抗値が高い方の抵抗体を形成してなることを特徴とする
ものである。
た導体の間に互いの抵抗値が異なる抵抗体（高抵抗のシ
ート抵抗と低抵抗のシート抵抗まだはシート抵抗と導体
自体）を並列に接続してなシ、上記導体の端子側には抵
抗値が高い方の抵抗体を形成してなることを特徴とする
ものである。
以下、図面を参照して本発明の一実施例を詳細に説明す
る。
る。
第１図は、へイブリッド集積回路において基板上に厚膜
技術により順次形成された導体１１およびシート抵抗１
２の・ぐターンを示している。
技術により順次形成された導体１１およびシート抵抗１
２の・ぐターンを示している。
導体１１はコ字形状に形成されて両端が端子１１１．１
１．になっており、その一対の平行な導体部１１．，１
１４のパターンは縦横寸法比がたとえば１：１０であり
、その終端の導体部１１．のパターンは縦横寸法比はた
とえば１：１であり、端子１１．．１１．間の導体抵抗
の理論値がたとえば０３Ωになるように形成されている
。また、シート抵抗１２は上記平行な導体部１１．，１
１４相互間で端子１１．。
１．になっており、その一対の平行な導体部１１．，１
１４のパターンは縦横寸法比がたとえば１：１０であり
、その終端の導体部１１．のパターンは縦横寸法比はた
とえば１：１であり、端子１１．．１１．間の導体抵抗
の理論値がたとえば０３Ωになるように形成されている
。また、シート抵抗１２は上記平行な導体部１１．，１
１４相互間で端子１１．。
１１、近傍に形成されており、そのｉ４’ターンの縦横
寸法比はたとえば１：２であり、その理論抵抗値がたと
えば１．５０になるように形成されている。
寸法比はたとえば１：２であり、その理論抵抗値がたと
えば１．５０になるように形成されている。
上記構成の厚膜抵抗回路によれば、シート抵抗１２に並
列に導体１ノ自体の抵抗（導体抵抗）を組み合わせるこ
とによって、所望の低抵抗値（本例では０．３Ω／１．
５Ω＝０．２５Ω）を得ることが可能になる。しかも、
並列に組み合わされる各抵抗のうち抵抗値の高い方（本
例ではシート抵抗１２）を導体端子１１１．１１．近傍
に配置しているので、端子１１２に流し込んだ電流はシ
ート抵抗１２に集中することなく導体抵抗にも流れ、そ
の電流分布は第２図に示すようになる。このように電流
集中を避けることができるので、シート抵抗の焼損が生
じ雌くなす、理論抵抗値に近い実効抵抗値を得ることが
でき、低抵抗回路を高精度で実現することができる。
列に導体１ノ自体の抵抗（導体抵抗）を組み合わせるこ
とによって、所望の低抵抗値（本例では０．３Ω／１．
５Ω＝０．２５Ω）を得ることが可能になる。しかも、
並列に組み合わされる各抵抗のうち抵抗値の高い方（本
例ではシート抵抗１２）を導体端子１１１．１１．近傍
に配置しているので、端子１１２に流し込んだ電流はシ
ート抵抗１２に集中することなく導体抵抗にも流れ、そ
の電流分布は第２図に示すようになる。このように電流
集中を避けることができるので、シート抵抗の焼損が生
じ雌くなす、理論抵抗値に近い実効抵抗値を得ることが
でき、低抵抗回路を高精度で実現することができる。
第３図は他の実施例を示しており、平行な導体３１．３
２の間に抵抗値の高いシート抵抗３３（縦横寸法比１：
２）と抵抗値の低いシート抵抗３４（縦横寸法比１：４
）とを並列に接続するように形成し、かつ高抵抗値のシ
ート抵抗３３を導２体端子３１’、３２’ 近傍に配置
したものである。この構成によっても、電流の集中を避
けることができる。
２の間に抵抗値の高いシート抵抗３３（縦横寸法比１：
２）と抵抗値の低いシート抵抗３４（縦横寸法比１：４
）とを並列に接続するように形成し、かつ高抵抗値のシ
ート抵抗３３を導２体端子３１’、３２’ 近傍に配置
したものである。この構成によっても、電流の集中を避
けることができる。
上述したように本発明の厚膜抵抗回路によれば、回路の
一部での電流集中を大幅に低減でき、実効抵抗値を理論
抵抗値に近づけることができ、低抵抗値を高精度で実現
することができる。
一部での電流集中を大幅に低減でき、実効抵抗値を理論
抵抗値に近づけることができ、低抵抗値を高精度で実現
することができる。
第１図は本発明の厚膜抵抗回路の一実施例を示す構成説
明図、第２図は第１図の回路の電流分布を示す図、蕗３
図は本発明の他の実施例を示す構成説明図、第４図およ
び第５図はそれぞれ従来の厚膜抵抗回路を示す構成説明
図、第６図は第４図の回路の電流分布を示す図である。 １１．３１．３２・・・導体 １２．３３．３４・・・ンート抵抗 １１１．１２．．３１’ 、３２’・・・導体端部出願
人代理人 弁理士 鈴 江 武 彦第１図 第２図 第３図
明図、第２図は第１図の回路の電流分布を示す図、蕗３
図は本発明の他の実施例を示す構成説明図、第４図およ
び第５図はそれぞれ従来の厚膜抵抗回路を示す構成説明
図、第６図は第４図の回路の電流分布を示す図である。 １１．３１．３２・・・導体 １２．３３．３４・・・ンート抵抗 １１１．１２．．３１’ 、３２’・・・導体端部出願
人代理人 弁理士 鈴 江 武 彦第１図 第２図 第３図
Claims (3)
- （１）厚膜技術により形成された導体およびシート抵抗
からなり、平行に配置された導体の相互間に抵抗値の相
異なる２種類の抵抗体を並列接続してなり、上記平行な
導体の各一端部の近傍に前記２種類の抵抗体のうち抵抗
値が高い方の抵抗体を配置してなることを特徴とする厚
膜抵抗回路。 - （２）前記２種類の抵抗体のうち抵抗値が高い方の抵抗
体はシート抵抗であり、他方の抵抗体として前記平行な
導体に一体的に導体を形成し導体自体の抵抗を使用して
なることを特徴とする前記特許請求の範囲第１項記載の
厚膜抵抗回路。 - （３）前記２種類の抵抗体はそれぞれシート抵抗である
ことを特徴とする前記特許請求の範囲第１項記載の厚膜
抵抗回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60177847A JPS6237981A (ja) | 1985-08-13 | 1985-08-13 | 厚膜抵抗回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60177847A JPS6237981A (ja) | 1985-08-13 | 1985-08-13 | 厚膜抵抗回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6237981A true JPS6237981A (ja) | 1987-02-18 |
Family
ID=16038145
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60177847A Pending JPS6237981A (ja) | 1985-08-13 | 1985-08-13 | 厚膜抵抗回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6237981A (ja) |
-
1985
- 1985-08-13 JP JP60177847A patent/JPS6237981A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6237981A (ja) | 厚膜抵抗回路 | |
| CN117110956B (zh) | Tmr磁传感器 | |
| US3561113A (en) | Method for making rheostats | |
| JP3174195B2 (ja) | チップ形電子部品の抵抗値測定方法 | |
| JPS63140558A (ja) | 厚膜回路基板 | |
| JP3688691B2 (ja) | 抵抗器および回路基板 | |
| JPS6386281A (ja) | コネクタ | |
| JPH02244701A (ja) | 厚膜抵抗装置 | |
| JPS59228749A (ja) | 混成集積回路 | |
| JPH02148801A (ja) | 膜状抵抗体及びそのトリミング方法 | |
| JPS595937Y2 (ja) | 複合部品ネットワ−ク | |
| JPH0132363Y2 (ja) | ||
| JPS5855620Y2 (ja) | 可変抵抗器の設定位置表示装置 | |
| JPH0325516A (ja) | 定電流回路 | |
| JPH0610642Y2 (ja) | 膜状抵抗体 | |
| JPH10189317A (ja) | 抵抗器 | |
| JPH09148703A (ja) | 厚膜抵抗体及び厚膜抵抗体の抵抗値調整方法 | |
| JP2867348B2 (ja) | トリミング用印刷抵抗回路 | |
| JPH0562723A (ja) | 混成集積回路装置 | |
| JPS59106101A (ja) | 厚膜抵抗体 | |
| JPS63313801A (ja) | 厚膜抵抗素子 | |
| JPS6074572A (ja) | 集積回路装置 | |
| JPS62276801A (ja) | 混成集積回路装置 | |
| JPH03126066U (ja) | ||
| JPH02184498A (ja) | メモリカード |