JPS623930Y2 - - Google Patents

Description

【考案の詳細な説明】 本考案は通信機器に用いられるAGC回路に関
する。

入力信号の変動に対して自動的に利得を調整し
出力信号のレベルを一定に調整するAGC回路は
FM受信機やデータ変復調装置等の通信機器に広
く用いられる。

第１図は従来用いられたAGC回路の構成を示
したものである。この回路は利得の調整を行うア
ツテネータ１と、アツテネータ１から出力される
信号を直流レベルの信号に変換するための絶対値
回路（全波整流回路）２と、絶対値回路２から出
力される信号から脈流成分を取り除くローパスフ
イルタ３、それにローパスフイルタ３を通過した
後の直流信号のレベルを基準となるAGC設定レ
ベルと比較し両者のレベル差に相当するゲイン設
定信号を発生させる比較器４により構成されてい
る。この回路では入力端子５からアツテネータ１
に信号を供給すると、アツテネータ１は比較器４
から所定時間毎に供給されるゲイン設定信号に応
じてその減衰率を逐次設定する。この結果アツテ
ネータ１の出力側に設けられた出力端子６には所
望のレベルに調整された出力信号が得られる。

ところで従来このようなAGC回路では帰還ル
ープ内にローパスフイルタを使用していたので、
フイルタを原因とするゲイン設定信号の遅延が生
じていた。このためアツテネータ１のゲイン切替
えの速度を速くすると入力信号のレベルにアツテ
ネータ１の減衰率が追従しなくなり、AGC回路
が発振してしまうという問題があつた。すなわち
従来のAGC回路は、応答時間の短縮化が要請さ
れている高速モデム等に対しては使用することが
できないという欠点があつた。

本考案は上記した事情に鑑みてなされたもの
で、応答時間を十分早くすることのできるAGC
回路を提供することを目的とする。

本考案ではローパスフイルタを通した従来の帰
還レープの他に、ローパスフイルタを通さない帰
還ループを設け、これらのループによりアツテネ
ータを２段階に制御することとして前記した目的
を達成する。

以下実施例につき本考案を詳細に説明する。

第１図と同一部分には同一の符号を付した第２
図は、絶対値回路２から出力される脈流信号を比
較する帰還ループを設けたAGC回路を示したも
のである。この第２の帰還ループには、第２の
AGC設定レベルを持つ第２の比較器７が設けら
れている。

このAGC回路の動作を第３図を用いて説明す
る。同図ａに示すように時刻t₁においてキヤリア
がAGC入力として到来したとする。この時刻t₁以
前の段階では、入力端子５には伝送系に現われた
ノイズが加わつている。ノイズのレベルは比較的
小さいので比較器４，７の制御によりアツテネー
タ１は最小の減衰率に設定されている。

時刻t₁においてキヤリアが到来するとアツテネ
ータ１はこの設定された最小の減衰率でキヤリア
のレベルを減衰させる（第３図ｂ）。この結果絶
対値回路２の出力レベルは急激に増加し、サンプ
リングクロツクｅでサンプリングした時刻t₂にお
いて比較器７の第２のAGC設定レベルl₂を越え
る。比較器７はこれによりゲイン設定信号をアツ
テネータ１に供給し、その減衰率を急激に増加さ
せる。

これを更に具体的に説明すると、アツテネータ
１としてデイジタルアツテネータが用いられてい
る場合、第２の比較器７は絶対値回路２の出力レ
ベルが第２のAGC設定レベルl₂を越えた段階から
図示しないアツプダウンカウンタに大幅なカウン
トアツプまたはカウントダウンを行わせる信号を
送出する。そしてアツプダウンカウンタの出力側
に設けられた図示しないデコーダによりデイジタ
ルアツテネータの減衰率を大幅に切り替える。

このようにしてアツテネータ１の減衰率が大ま
かに設定された絶対値回路２の出力信号のレベル
が時刻t₂において第２のAGC設定レベルl₂を下回
ると、第２の比較器７はその動作を停止する。こ
れ以後はローパスフイルタ３の出力レベルと第１
のAGC設定レベルl₁（｜l₁｜＜｜l₂｜）とが第１
の比較器４により比較される。すなわち第１の比
較器４はゲイン設定信号をアツテネータ１に供給
し、その減衰率を除々に増加または減少させて
AGC出力を一定のレベルに保つ。このような回
路動作は、第１の比較器４から前記したアツプダ
ウンカウンタに小幅なカウントアツプまたはカウ
ントダウンを行わせる信号を送出することにより
実現することができる。

このように本考案によればフイルタを含まない
帰還ループでゲインの設定を迅速に行うので、帰
還ループによる遅延が大へん小さく、アツテネー
タのゲインコントロールの速度を大幅に速くして
も発振が生ずることはない。

なお実施例ではローパスフイルタを経ない信号
として絶対値回路の出力信号を用いたが、この代
りにアツテネータから出力される交流信号を直接
用いてもよい。この場合には瞬間値サンプリング
を行つた結果を正負両方向のレベルの比較を行う
第２の比較器に供給することとなる。

また実施例ではローパスフイルタを経ない信号
を比較する第２の比較器の動作時間に特に制限を
設けなかつたが、信号が到来してから所定時間経
過後は第２の比較器の動作を制限することも可能
である。このような回路は信号の到来を検出する
回路とタイマ回路とを用いて簡単に構成すること
ができる。

また実施例では入力端子と出力端子の間にアツ
テネータ（可変減衰器）を設けたが、固定された
増幅率をもつ増幅器をこれに併用しても良く、あ
るいはアツテネータの代りに可変利得増幅器を使
用しても良いことはもちろんである。

【図面の簡単な説明】

第１図は従来のAGC回路のブロツク図、第２
図は本考案の一実施例におけるAGC回路のブロ
ツク図、第３図は実施例におけるAGC回路の各
部分の動作を説明するための波形図である。 １……アツテネータ、２……絶対値回路、３…
…ローパスフイルタ、４……第１の比較器、７…
…第２の比較器。

Claims (1)

【実用新案登録請求の範囲】
1. 入力信号の増幅または減衰を行い出力信号のレ
   ベルを設定する設定手段と、前記設定手段から出
   力される交流信号を整流する絶対値回路と、絶対
   値回路の出力信号から脈流成分を除去するローパ
   スフイルタと、ローパスフイルタ通過後の直流信
   号レベルと基準となる第１のAGC設定レベルと
   を比較する第１の比較器と、第２のAGC設定レ
   ベルと前記設定手段から出力される交流信号ある
   いは前記絶対値回路から出力される脈流信号とを
   瞬時値サンプリングにより比較する第２の比較器
   と、第１および第２の比較器から出力されるゲイ
   ン設定信号に基づいて前記設定手段のゲインを制
   御するゲイン制御手段とを具備することを特徴と
   するAGC回路。