JPS5819011A - デジタルａｇｃ回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、データ復調装置に１史用するデジタルＡＧＣ
回路に関する。

自動等化器を内蔵するデータ変復調装置では、自動等信
器を収束させるために、データ信号の伝送に先立ってト
レーニングシーケンスを伝送して自動等化器を収束させ
た後データ伝送をするのが一般的である。従って、復調
装置は、受信入力より前記トレーニングシーケンスを識
別する必要がある。この識別に要する時間を確保するた
め、できるだけ初Ｗ」応答の早いＡＧＣ回路が要求され
る。

自動等化器を内蔵しないデータ変復調装置においても、
端末の送信要求生起から送信可となる迄の時ｌ１Ｊｊを
短縮するためには、やはりＡＧＣ回路の初期応答が早い
事が要求される。

データ変復調装置に欧州される従来のアナログＡＧＣ回
路は、初期応答、すなわち立上りに要する時間を短くす
るため、一般にピークＡＧＣ方式が採用されている。ピ
ークＡＧＣ方式とは、受信（ｇ号のピーク値又は短時間
の入力信号によって迅速に利得制呻する方式であシ、受
信信号にインパルス性雑音が混入した場合の擾乱が大き
いので平均値ＡＧＣ方式と組合せて使用する場合もある
。

例えば受信入力信号が入力した初期においてはピークＡ
ＧＣモードで動作して迅速に利得を変え、一定時間後に
時定数の長い平均値ＡＧＣモードに切替えてインパルス
性雑音による擾乱を防止している。

デジタルＡＧＣ回路においても、上述と同様に、受信入
力直後は迅速に利得制呻し、一定時間後に平均値出力に
よって利得を？１ｉｌＪＩＩｌｌするようにしている。

このような従来のデジタルＡＧＣ回路の一例を第１図に
示す。すなわち、入力信号Ａｅステン（８） プ利１ｉすが可変の可変増幅器１に入力させる。無人力
時には、可変増幅器１の利得は最大利得に設定されてい
る。すなわち、　ｉｊＪ変増幅器ｌの利得は、アップダ
ウンカウンタ７の出力１直によって匍］呻され、カウン
タ７の出ブ月１１が０　”のとき最大利得となり、カウ
ンタ７の出力値が最大のとき最小利得となる。可変増幅
器１の出力Ｃは全波整流回路２を通して比較器３に入力
させ比較値すと比較される。そして、入力信号が一定の
参照値ｂ　ｊ　リ犬であるときけ、比較器３の出力信号
（ｊを論理パ１”とし、セレクタ６を介してアンプダウ
ンカウンタ７のカウントアツプ入力に辱えることにより
、カウンタ７がクロック信号ａの周波数でカウントアン
プして、迅速に可変増幅器ｌの利得を低下させる。可変
増幅器１の利得低重により全波整流器２の出力が低下す
ると比較器８の出力信号ｄの論理はＭ　ＯＩ＋となり、
カウンタ７はカウント動作を停止し可変増幅器１の利得
はその直前の利得に維持される。

一方、可変増幅器１の出力Ｃは、Ａ／Ｄ変換器（４） ４によってデジタル値に変換され演算処理部５によって
演算処理される。すなわち、入力信号の数点の知い平均
による比較的短時間の平均値によって人力信号Ａが該Ａ
ＧＣ回路のダイナミックレンジ内のレベルであるか否か
を判定し、ダイナミックレンジ以下の場合はレベル検出
信号りの論理全１゛１”にする。ダイナミックレンジ内
のときは信号りの論理は０″である。また、比較的長時
間の平均をとることによって平均的レベルを算出し、平
均レベルが一定値より高いときはアップ信号ｅを出力し
、平均レベルが一定値以下のときはダウン信号ｆを出力
する。

ｒ′４ＴＪｇ己レベル検出信号りは、タイマ８および前
記アップダウンカウンタ７およびフリップフロップ９の
リセット入力に接続されている。従って、受信入力Ａが
ないときは、レベル検出信号りの論理″１″により、ア
ップダウンカウンタ７はリセットされているから、前述
のように可変増幅６１は最大利得で待機していることに
なる。そして、ダイナミックレンジ内の受信入力により
信号りが＠０”になるとアップダウンカウンタ７がアク
ティブとなり、前述の信号ｄによるアップカウントで利
得が低下し、信号ｄの論理がＯ”になった状態、すなわ
ち、予定レベルの状態で維持される。

一方消号りが１”から０″に反転した時点でタイマ８が
トリガされ一定時間後に、タイマ８の出力によりフリッ
プフロップ９がセットされる。

フリップフロップ９がセットされるとその出力によって
前記セレクタ６は、アップ信号ｅを選択してアップダウ
ンカウンタ７のカラン］・アップ入力に接続する。ダウ
ン信号ｆは、アップダウンカウンタ７のカウントダウン
入力に接続でれている。

従って、タイマ８の出力後は、平均レベルを検出した信
号ｅ又はｆによってカウントアツプ又（ｄカウントダウ
ン入力が行なわれて可変増幅器１の利得が制御される。

すなわち、可変増幅６１の利イ４すは、平均値によって
制御されるからインパルス雑音による擾乱を受けない。

上記信号ｅ、ｆはクロック信号ａの周期に等しいパルス
幅を持つ正のパルスであって、その同期は演算処理部５
の平均値時定数にほぼ一致しているから、信号ｅ、ｆに
よるカウント動作は上記時定数期間に１回であり、１丁
変増幅滲１の利得変化は上記時定数期間に１ステップ分
である。すなわち、信号ｅ、ｆによる利イ４変化ｆｒ′
ｉゆるやかであって、連続して急速に変化することはな
い。

第２図は、上述の動作中における各部の信号状態を示す
。すなわら、６４１２図（ａ）に示す人力１ぎ号Ａの入
力時点から僅かに遅れて信号１１が０″となり（同図（
ｂ）参照）、それから一定時間１．で１δ号ｌが“１″
になる（同図（ｃ）参照）。イキ号１が０″のＪｔＪ］
ｉＬＨは、フリップフロッグ９はリセット状態であり、
セレクタ６Ｖｉ１宮号ｄを選」尺出力している。

従って一グノゾダウンカウンタ７は、信号ｄによってＩ
Ｗ速にアンプカウントし、可変４幅器１の利得が迅速に
低トしてその出力Ｃがほぼ一定値まで下る。その後、信
号ｌが１′になるとセレクタ６の切替により、平均値検
出による（−，４号ｅ又はｆによって利得制御卸される
から、可変増幅器１の出力Ｃは第２図（ｄ）に示すよう
になる。

（７） 上述のような従来のデジタルｐ、、　Ｇ　Ｃ回路は、以
下述べるような欠点がある。すなわち、入力信号Ａの波
形は、一般的に第３図（ａ）に示すように、メインｉＮ
　Ｊｉ＃＃ｊＡ　、の前に過渡的なプリカーサ部Ａ２を
有する波形となる。入力信号のレベルが商いときは、プ
リカーサのレベルも尚いから、前１己レベル検出信号り
は、プリカーサの第１波ですでに°１″から“０”に反
転する（第８図（ｂ）参照）。グリカーサの継続時間を
ｔ、とし、ＡＧＣの立上りに要する時間をｔ３とすると
、メイン信号ＡＩが入力してから時間ｔ、が経過するま
では、平均値ＡＧＣをかけないようにする必要があるか
ら、前記タイマ８の設定時間１．は、上記時間ｔ、とｔ
、の和に相当する時間が必要となる。しかし、該設定時
間は、本質的にはＡＧＣの立−ヒりに要する時間１ｓ程
度の長さでよいものである。例えば、入力信号が低いと
きには、プリカーサ部のレベルが低いため、プリカーサ
部では前記信号りは１″から０”に反転せず、メイン信
号Ａ１が人力してから′０”に反転する（第８図（ｄ）
参照）。この場合には、そ（８） の後時間ｔ、程度で平均値ＡＧＣをかけて定常動作に移
行すれば良いのであるが、前述の理由により、タイマ８
の設定時間がｔＩ　になっているから定常動作に移行す
る時間が必要以上に長くなる（第８図（ｅ）参照）とい
う欠点がある。換言すれば、ＡＧＣの初期応答連間が遅
い、すなわち立上）が遅いという欠点がある。

本発明の目的は、上述の従来の欠点を解決し、トレーニ
ングシーケンス内でＡＧＣの立上り応答速ぽを高めたデ
ジタルＡＧＣ回路を提供することにある。

本発明のＡＧＣ回路は、ステップ利得が可変の可変増幅
器と、該可変増幅器の利得を制御するアップダウンカウ
ントと、前記可変増幅器の出力信号の絶対値を参照レベ
ルと比較する比較器と、前記可変増幅器の出力信号をデ
ジタル信号に変換するＡ／Ｄ変換器と、該Ａ／Ｄ変換器
の出力を演算処理してダイナずツクレンジ以下のときに
レベル検出信号を出しかつレベルの大小に応じてアップ
信号又はダウン信号を出力する演算処理部と、上記レベ
ル検出信号の反転でトリガされ一定時間仮に出力するタ
イマと、該タイマの出力によってセットされ前記レベル
検出信号によってリセットされるフリップフロップと、
該フリップフロッグの出力に応じて前記比較器の出力信
号又は前記アップ信号のうちいずれか１つを択一的に選
択出力するセレクタとを備え、１汀ｄ己アノグダウンカ
ウンクは前記セレクタの出力信号又は前記ダウン信号に
よってアップダウンカウントして前記可変増幅器の利得
を制匝１するように構成したデジタルＡ　Ｇ　Ｃ回路に
おいて、前記比較器の出力および前記レベル検出信号を
入力するオア回路を備えて、該オア回路の出力によって
前記タイマをトリガさせるようにしたことを特徴とする
。

次に、本発明について、図面を参照して詳細に説明する
。

第４図は、本発明の一実施例を示すブロック図であり、
第１図と同様な要素および信号には同一の参照数字又は
参照符号を用いている。第１図に示した従来例と異なる
所は、演算処理部５の出力するレベル検出信号りと、比
較回路８の出力信号ｄとを入力させるオア回路１０を設
けて、該オア回路１０の出力信号によってタイマ８をト
リガするように構成した点にある。従って、タイマ８は
、従来と同様に、レベル検出１６号りがｌ”からＯｎに
反転した時点でトリガされ、遅延時間ｔ４の後に出力し
てフリップフロッグ９をセットするが、比較回路８の出
力信号ｄがパルス状に入力したときは、上記遅延時間ｔ
４はそのたびに更新される。すなわち、比較回路３の出
力信号ｄがパルス状に出力されている間はタイマ８が動
作しないことになる。その他の構成は第１図の従来例と
同様である。

次に、本実施例の動作について説明する。今、第５図（
ａ）に示すようなプリカーサ部Ａ、とメイン信号人、と
を有する受信入力信号Ａが入力したときに、受信入力レ
ベルが例えばＯｄＢｍ　　であって＾い場合は、第５図
（ｂ）で示すように、プリカーサの第１波によって信号
りが１″からＯ″に反転しタイマ８がトリガされる。し
かし、信号Ａの半波ごとに比較回路８がら、第５図（ｃ
）に示すようなパルス状の信号ｄがオア回路１ｏを介し
てタイマ８に入力するから、タイマ８ｉ−１、該パルス
の立下りごとにトリガされ、遅延時間が更新される。

一方、同じ信号ｄによって５Ｔ変増ｌ１ｍ器１の利得が
急速に低下し、メイン部Ａ、の入力でＡＧＣが収束し、
比較姦８の出力信号ｄが出力されなくなると、最後の出
力信号ｄの立下シ時点でタイマ８がトリガされているか
ら、その後時間ｔ４でタイマ８から出力信号を出しフリ
ップフロップ９をセットする。フリップフロッグ９は、
前記レベル検出信号りの＠１１＋によってリセットされ
ているが、上記タイマ８の出力によってセットされると
第５図（ｄ）に示すように出力ｌが１１”になり、セレ
クタ６は、演算処理部５の出力するアップ信号ｅを選択
して前記アップダウンカウンタのカウントアツプ入力に
与える。従って、はぼメイン信号入力時点から遅延時間
ｔ４後に定常な平均値ＡＧＣモードで動作することがで
きる。次に、入力信号Ａのレベルが低く、例えば−４０
ｄＢｍで入力したときは、可変増幅器１の最大利得（例
えば４１ｄＢ）で増幅された信号Ｃは、メイン部におい
ては＋１ｄＢとなるが、プリカーサ部ではずっと低いレ
ベルである。従って、Ａｉｌ記演算演算処理部５力する
レベル検出信号りは、第５図（ｅ）に示すように、入力
信号Ａのノリカーサ部では＋＋　Ｉ　Ｈのままであシ、
メイン部が入力されて始めて＋１１１１から＠Ｏ肺に反
転する。一方、比較回路８の出力信ＪＰｊｄは、入力信
号Ａのプリカーサ部では出力されず、メイン部になって
可変増幅器１の出力Ｃのレベルが＋１ｄＢになるとその
第１波で“ｌ″を出力する（第５図（ｆ）参照）。この
信号ｄの１”によって、アップダウンカウンタ７が１カ
ウントすると、可変増幅器１の利得は、例えば２．７ｄ
Ｂ利得が減少するからその出力Ｃは−１７ｄＢｍとなる
。ただし可変増［ｆｉｌ（７）利得ＨＯｄＢから４１　
ｄＢ　ｔ　テ約１７ｄＢステップで変化するものとする
。従って、その後は信号ｄは出力されない。すなわち、
タイマ８は、入力信号Ａのメイン部の入力により、信号
りが１″から０”に反転したとき、又は上記信号ｄの立
下シ時点（はぼ同時期である）のうち遅い方でトリガさ
れた後遅延時間ｔ４で出力する。従って、フリップフロ
ッグ８の出力ｉは、第５図（ｇ）に示すように上記時点
で１”となシ、セレクタ６は以後演算処理部５のアンプ
信号ｅを選択してカウンタ７に与える。すなわち、定常
的な平均値ＡＧＣ動作に移行する。この場合は、上述の
ように、入力レベルが低いため、可変増幅器１のステッ
プ制−に要する時間が僅か（上述の場合は１ステソゲだ
け）であるから、可変増幅器１の利得が減少して定常に
達するのに要する時間は僅かである。ダイナミックレン
ジ（−４８ｄＢｍ〜ＯｄＢｍ）の入力信号Ａが入力しレ
ベル検出信号りが”１″から０”に反転した後ｔ４＋α
（αはｔ４に比して小さい）の時間で定常的な平均値Ａ
ＧＣに移行することができる。すなわち、グリカーサ部
の長い入力信号であっても、信号りの検出時間（僅かで
ある）と上記タイマの遅延時間ｔ４の和程度の時間で平
均値ＡＧＣＫ移行させることができる。

そして、上記遅延時間ｔ４を適切に設定することによシ
、プリカーサの長い信号でβっても、又高入力の場合で
も低入力の場合でもメイン部の入力からほぼ同程度の時
間でＡＧＣを立上らせることが可能である。すなわち、
ＡＧＣの初期応答時間を早めることが可能である。

以上のように、本発明においては、従来のデジタルＡＧ
　Ｃｌｆｆ１路に加えて、比較器の出力と演算処理部の
レベル検出信号とをオア回路によって結合し、該オア回
路の出力によってタイマをトリガするように構成したか
ら、入力レベルが高い場合は、プリカーサ部によって生
ずる前記比較器の出力パルスによってタイマが再トリガ
される。この結果タイマの遅延時間を適切に設定するこ
とが可能となり、ＡＧＣの初期応答に要する時間を短縮
できる対米がある。すなわち、トレーニンダシーケンス
内のＡＧＣの立上りに要する時間を短縮することが可能
である。例えば、ロールオフ率の低いロールオフ・フィ
ルタを用いて入力は号のプリカーサが長くなった信号で
ありても、従来のように、タイマの設定時間を長くする
ことが不要であるから、その効果は犬である。

【図面の簡単な説明】

第１図は従来のデジタルＡＧＣ回路の一例を示すブロッ
ク図、第２図はデジタルＡＧＣ回路の動作を説明するた
めの主要各部の信号を示すタイムチャート、第８図は従
来例の欠点を説明するための主要各部の信号を示すタイ
ムチャート、第４図は本発明の一実施例を示すブロック
図、Ｍ５図は上記実施例の主要各部の信号状態を示すタ
イムチャートである。 図において、ｌ・・・可変増幅器、２・・・全波整流器
、３・・・比較器、４・・・Ａ／Ｄ変換睦、５・・・演
算処理部、６・・・セレクタ、７・・・アクグダウンカ
ウンタ、８・・・タイマ、９・・・ＲＳフリップフロッ
プ、１０・・・オア回路。 代理人　弁理士住田俊宗 第４図 −５４− 第５図 Ａ？Ａ１

Claims (1)

【特許請求の範囲】
1. ステップ利得が可変の可変増幅器と、該可変増幅器の利
   得を制御するアップダウンカウンタと、前記可変増幅器
   の出力信号の絶体値を参照レベルと比較する比較器と、
   前記可変増幅器の出力信号をデジタル信号に変換するＡ
   ／Ｄ変換器と、該Ａ／Ｄ変換器の出力を演算処理してダ
   イナミックレンジ以下のときにレベル検出信号を出しか
   つレベルの大小に応じてアップ信号又はダウン信号を出
   力する演算処理部と、上記レベル検出信号の反転でトリ
   ガされ一定時間後に出力するタイマと、該タイマの出力
   によってセットされ前記レベル検出信号によってリセッ
   トされるフリップフロップと、該フリップフロップの出
   力に応じて前記比較器の出力信号又は前記アップ信号の
   うちいずれか１つを択一的に選択出力するセレクタとを
   備え、前記アップダウンカウンタｕ　ｆ’ｔＩＷｅセレ
   クタの出力・１６号又は前記ダウン信号によってアップ
   ダウンカウントして前記可変増幅器の利得を制御するよ
   うに構成したデジタルＡＧＣ回路にνいて、前記比較器
   の出力および前記レベル検出信号を入力するオア回路を
   備えて、該オア回路の出力によって前記タイマをトリガ
   させるようにしたことを特徴とするデジタルＡＧＣ回路
   。