JPS623976B2 - - Google Patents
Info
- Publication number
- JPS623976B2 JPS623976B2 JP55065233A JP6523380A JPS623976B2 JP S623976 B2 JPS623976 B2 JP S623976B2 JP 55065233 A JP55065233 A JP 55065233A JP 6523380 A JP6523380 A JP 6523380A JP S623976 B2 JPS623976 B2 JP S623976B2
- Authority
- JP
- Japan
- Prior art keywords
- oxide film
- oxidation
- breakdown voltage
- polycrystalline silicon
- partial pressure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
- H10P14/63—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the formation processes
- H10P14/6302—Non-deposition formation processes
- H10P14/6304—Formation by oxidation, e.g. oxidation of the substrate
- H10P14/6306—Formation by oxidation, e.g. oxidation of the substrate of the semiconductor materials
- H10P14/6308—Formation by oxidation, e.g. oxidation of the substrate of the semiconductor materials of Group IV semiconductors
Landscapes
- Formation Of Insulating Films (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
本発明は半導体装置の製造方法に関するもので
あり、より詳細に述べるならば、ウエハ上の多結
晶シリコンを耐圧性の良い酸化膜に熱酸化する方
法に関するものである。 導電性多結晶シリコンをフローテイング・ゲー
トとしたFAMOSにおいては、この多結晶シリコ
ン上の熱酸化形成した絶縁酸化膜はリーク電流の
流れないものが望ましい。このリーク電流の流れ
にくさについての目安として絶縁酸化膜の耐電圧
特性（以下、耐圧という）を採用することがで
き、耐圧が5MV／cm以上の絶縁酸化膜であれば
実用上使用できる。また、二層多結晶シリコン構
造を有する１−トランジスタ形式のダイナミツク
MOSメモリ、CCDにおける絶縁酸化膜について
もその耐圧が高いほうが望ましい。 従来、耐圧の良い絶縁酸化膜を形成するには多
結晶シリコンをドライ酸素雰囲気中で約1200℃の
高温熱酸化することが最も望ましいとされてい
た。一方で、シリコンウエハの大口径化が図られ
かつ生産性向上および生産コスト低減のために多
数枚のウエハを同時に処理することが求められて
いるが、４インチ以上の大口径ウエハでの多結晶
シリコンを酸化することは従来の仕様ではウエハ
にそりが発生したり形成した酸化膜の膜厚にバラ
ツキが生じたりしてうまくいかない。なお、従来
の仕様とは、約1200℃の加熱炉に多数枚ウエハを
挿入し、ドライ酸素および無水塩酸ガスによる雰
囲気で酸化膜を成長させる。所定の酸化後に徐冷
にてウエハを加熱炉から引き出す。この方法での
酸化膜厚100nｍ（1000Å）を得るために、酸化
時間は約15分間であつた。60nｍ（600Å）を得
るためには酸化時間は10分以下である。酸化時間
が10分以下になると得られた多結晶シリコンの酸
化膜の耐圧は5MV／cm以下となる。さらに、多
結晶シリコンを1100℃以下の温度でかつドライ酸
素雰囲気下で酸化して絶縁酸化膜を形成した場合
には、得られた酸化膜の耐圧は3MV／cm以下と
不十分なものであつた。 本発明の目的は、半導体装置の製造過程でウエ
ハ上の多結晶シリコンを多数枚の同時処理で熱酸
化して酸化膜の耐圧を5MV／cm以上とする熱酸
化方法を提供することである。 本発明の別の目的は、形成する酸化膜の膜厚が
再現性よく得られる多結晶シリコンの熱酸化法を
提供することである。 さらに、本発明のその他の目的は、ウエハのそ
りがないように多結晶シリコンを熱酸化する方法
を提供することである。 本発明者は、後述する実験結果から多結晶シリ
コンの酸化温度を一定としたならば酸素分圧が小
さいほど（すなわち、酸素に不活性ガスを混合し
て不活性ガス量の割合を増すほど）得られる酸化
膜の耐圧が向上することを見出し、この事実を考
慮して前述の目的を達成する発明を完成した。 すなわち本発明は多結晶シリコン膜を酸化性ガ
スと不活性ガスよりなる混合ガス中での加熱によ
り酸化する工程を有することを特徴とする半導体
装置の製造方法である。 以下、実験および本発明の実施態様によつて本
発明を説明する。 第１図に酸素分圧比と多結晶シリコン上の酸化
膜の耐圧との関係を示す。縦軸は多結晶シリコン
上の酸化膜の耐圧（MV／cm）、横軸は酸素分圧
比（Ｏ２／Ｏ２＋不活性ガス）である。第１図に示す結 果を得るために、第２図ａ〜ｅに図示したように
して半導体装置を作製し、絶縁膜耐圧を測定する
実験を次のように行なつた。 第２図ａに示すように、単結晶シリコンウエハ
（ｎ型、10〜20Ω・cm、４インチ）１上に従来の
熱酸化法で約200nｍの厚さの二酸化シリコン
（SiO2）膜２を形成した。このSiO2膜２を従来の
ホトエツチング法による選択エツチングした（第
２図ｂ）。次に、SiO2膜２および表出したシリコ
ンウエハ１上に多結晶シリコン膜３をCVD法で
約0.4μｍ厚さに形成した（第２図ｃ）。この多結
晶シリコン膜３を下記条件で熱酸化して、酸化膜
４を形成した（第２図ｄ）。 (1) 酸化温度（加熱温度）：1050℃ 1100℃ 1200℃ (2) 雰囲気圧力：常圧（大気圧） (3) ドライ酸素ガスと不活性ガス（アルゴン又は
窒素）とで酸化雰囲気ガスを形成する際の酸素
ガスの分圧比PO2（O2／O2＋不活性ガス）：
0.05、0.1、0.2および1.0 なお、熱酸化に際して酸素ガスに５体積％の無
水塩酸（HCl）を加えた。このHCl添加はナトリ
ウムイオンのパツシベーシヨン効果と積層欠陥除
去のために数体積％の量で一般に行なわれている
ことである。酸化膜４の膜厚が約50nｍ（500
Å）ただし、1200℃は約100nｍ（1000Å）とな
るまでそれぞれの条件で酸化した。 多結晶シリコン膜の熱酸化の条件および熱酸化
膜の厚さを、例えば、第１表に示す。比較のため
に単結晶シリコン（ウエハ）の同じ熱酸化条件下
での熱酸化膜の厚さも第１表中に示す。
あり、より詳細に述べるならば、ウエハ上の多結
晶シリコンを耐圧性の良い酸化膜に熱酸化する方
法に関するものである。 導電性多結晶シリコンをフローテイング・ゲー
トとしたFAMOSにおいては、この多結晶シリコ
ン上の熱酸化形成した絶縁酸化膜はリーク電流の
流れないものが望ましい。このリーク電流の流れ
にくさについての目安として絶縁酸化膜の耐電圧
特性（以下、耐圧という）を採用することがで
き、耐圧が5MV／cm以上の絶縁酸化膜であれば
実用上使用できる。また、二層多結晶シリコン構
造を有する１−トランジスタ形式のダイナミツク
MOSメモリ、CCDにおける絶縁酸化膜について
もその耐圧が高いほうが望ましい。 従来、耐圧の良い絶縁酸化膜を形成するには多
結晶シリコンをドライ酸素雰囲気中で約1200℃の
高温熱酸化することが最も望ましいとされてい
た。一方で、シリコンウエハの大口径化が図られ
かつ生産性向上および生産コスト低減のために多
数枚のウエハを同時に処理することが求められて
いるが、４インチ以上の大口径ウエハでの多結晶
シリコンを酸化することは従来の仕様ではウエハ
にそりが発生したり形成した酸化膜の膜厚にバラ
ツキが生じたりしてうまくいかない。なお、従来
の仕様とは、約1200℃の加熱炉に多数枚ウエハを
挿入し、ドライ酸素および無水塩酸ガスによる雰
囲気で酸化膜を成長させる。所定の酸化後に徐冷
にてウエハを加熱炉から引き出す。この方法での
酸化膜厚100nｍ（1000Å）を得るために、酸化
時間は約15分間であつた。60nｍ（600Å）を得
るためには酸化時間は10分以下である。酸化時間
が10分以下になると得られた多結晶シリコンの酸
化膜の耐圧は5MV／cm以下となる。さらに、多
結晶シリコンを1100℃以下の温度でかつドライ酸
素雰囲気下で酸化して絶縁酸化膜を形成した場合
には、得られた酸化膜の耐圧は3MV／cm以下と
不十分なものであつた。 本発明の目的は、半導体装置の製造過程でウエ
ハ上の多結晶シリコンを多数枚の同時処理で熱酸
化して酸化膜の耐圧を5MV／cm以上とする熱酸
化方法を提供することである。 本発明の別の目的は、形成する酸化膜の膜厚が
再現性よく得られる多結晶シリコンの熱酸化法を
提供することである。 さらに、本発明のその他の目的は、ウエハのそ
りがないように多結晶シリコンを熱酸化する方法
を提供することである。 本発明者は、後述する実験結果から多結晶シリ
コンの酸化温度を一定としたならば酸素分圧が小
さいほど（すなわち、酸素に不活性ガスを混合し
て不活性ガス量の割合を増すほど）得られる酸化
膜の耐圧が向上することを見出し、この事実を考
慮して前述の目的を達成する発明を完成した。 すなわち本発明は多結晶シリコン膜を酸化性ガ
スと不活性ガスよりなる混合ガス中での加熱によ
り酸化する工程を有することを特徴とする半導体
装置の製造方法である。 以下、実験および本発明の実施態様によつて本
発明を説明する。 第１図に酸素分圧比と多結晶シリコン上の酸化
膜の耐圧との関係を示す。縦軸は多結晶シリコン
上の酸化膜の耐圧（MV／cm）、横軸は酸素分圧
比（Ｏ２／Ｏ２＋不活性ガス）である。第１図に示す結 果を得るために、第２図ａ〜ｅに図示したように
して半導体装置を作製し、絶縁膜耐圧を測定する
実験を次のように行なつた。 第２図ａに示すように、単結晶シリコンウエハ
（ｎ型、10〜20Ω・cm、４インチ）１上に従来の
熱酸化法で約200nｍの厚さの二酸化シリコン
（SiO2）膜２を形成した。このSiO2膜２を従来の
ホトエツチング法による選択エツチングした（第
２図ｂ）。次に、SiO2膜２および表出したシリコ
ンウエハ１上に多結晶シリコン膜３をCVD法で
約0.4μｍ厚さに形成した（第２図ｃ）。この多結
晶シリコン膜３を下記条件で熱酸化して、酸化膜
４を形成した（第２図ｄ）。 (1) 酸化温度（加熱温度）：1050℃ 1100℃ 1200℃ (2) 雰囲気圧力：常圧（大気圧） (3) ドライ酸素ガスと不活性ガス（アルゴン又は
窒素）とで酸化雰囲気ガスを形成する際の酸素
ガスの分圧比PO2（O2／O2＋不活性ガス）：
0.05、0.1、0.2および1.0 なお、熱酸化に際して酸素ガスに５体積％の無
水塩酸（HCl）を加えた。このHCl添加はナトリ
ウムイオンのパツシベーシヨン効果と積層欠陥除
去のために数体積％の量で一般に行なわれている
ことである。酸化膜４の膜厚が約50nｍ（500
Å）ただし、1200℃は約100nｍ（1000Å）とな
るまでそれぞれの条件で酸化した。 多結晶シリコン膜の熱酸化の条件および熱酸化
膜の厚さを、例えば、第１表に示す。比較のため
に単結晶シリコン（ウエハ）の同じ熱酸化条件下
での熱酸化膜の厚さも第１表中に示す。
【表】
【表】
次に、熱酸化による酸化膜４上にリンドープシ
リコン膜（約0.4μｍ厚さ）をCVD法で形成し、
ホトエツチング法で選択エツチングして多数のポ
リシリコン電極５（第２図ｅ）を形成した。それ
ぞれの電極の大きさは3.2mm×5.5mmであつた。 このようにして作製した半導体装置において、
酸化膜の耐電圧特性（耐圧）を次のようにして測
定した。この測定にはカーブトレーサを用いて、
シリコンウエハ１をアース（接地）し、ポリシリ
コン電極５に正電圧を印加して（第２図ｅ）、
−特性をブラウン管に表示させ、多結晶シリコ
ン膜３の酸化膜４のリーク電流が＝１μＡにな
つたときの印加電圧を絶縁膜耐圧とした。そし
て、多数のポリシリコン電極のうちで約100個に
ついて絶縁膜耐性を測定して、耐圧と個数（割合
％）との関係をヒストグラフ（第３図ａ、第４図
ａ、第５図ａ、第６図ａ、第７図ａおよび第８図
ａ）に示した。 また、比較のために、単結晶シリコンウエハ１
上に同じ熱酸化条件で形成した酸化（SiO2）膜に
ついても同様にポリシリコン電極を形成して耐圧
の測定を行なつた。この場合での耐圧と個数との
関係をヒストグラフ（第３図ｂ、第４図ｂ、第５
図ｂ、第６図ｂ、第７図ｂおよび第８図ｂ）に示
した。 第３図ａ，ｂ、第４図ａ，ｂおよび第５図ａ，
ｂは酸化温度が1050℃であつて、第１表中のサン
プルＡ，ＢおよびＣの場合のそれぞれに対応して
いる。 酸素分圧PO2＝１で塩化水素を1.25vol％添加
し、酸化時間が20分のときの、多結晶シリコン膜
上に形成した酸化膜の耐圧分布を第３図ａに、単
結晶シリコン上に形成した酸化膜の耐圧分布を第
３図ｂに各々示す。また酸素分圧PO2＝0.1で塩
化水素を酸素ガスに対して５％添加し、酸化時間
が80分のときの、多結晶シリコン膜上に形成した
酸化膜の耐圧分布を第４図ａに、単結晶シリコン
上に形成した酸化膜の耐圧分布を第４図ｂに各各
示す。また酸素分圧PO2＝0.05で塩化水素を酸素
ガスに対して５％添加し、酸化時間が120分のと
きの多結晶シリコン膜上に形成した酸化膜の耐圧
分布を第５図ａに、単結晶シリコン上に形成した
酸化膜の耐圧分布を第５図ｂに各々示す。 多結晶シリコン膜上に形成した酸化膜の耐圧分
布は第３図ａ〜第５図ａに示すように酸素分圧
PO2が減少するとともに良好になり、また耐圧も
分圧酸化しないPO2＝1.0のときの約1.5MV／cmか
らPO2＝0.05のときの約5.8MV／cmに向上する。 一方、単結晶シリコン上に形成した酸化膜の耐
圧分布は第３図ｂ、第４図ｂ、第５図ｂに示すよ
うに、酸素分圧PO2が減少しても多結晶シリコン
膜上の酸化膜ほど著しくは改善されず、その傾向
は僅かである。 第６図ａ，ｂ、第７図ａ，ｂおよび第８図ａ，
ｂは酸化温度が1100℃であつて、第１表中のサン
プルＤおよびＦの場合にそれぞれ対応している。 酸素分圧PO2＝１で塩化水素を1.25vol％添加し
酸化時間が12.5分のときの、多結晶シリコン膜上
に形成した酸化膜の耐圧分布を第６図ａに、単結
晶シリコン上に形成した酸化膜の耐圧分布を第６
図ｂに各々示す。また、酸素分圧PO2＝0.2で塩
化水素を酸素ガスに対して５％添加し酸化時間が
20分のときの多結晶シリコン膜上に形成した酸化
膜の耐圧分布を第７図ａに、単結晶シリコン上に
形成した酸化膜の耐圧分布を第７図ｂに各各示
す。また、酸素分圧PO2＝0.1で塩化水素を酸素
ガスに対して５％添加し、酸化時間が50分のとき
の多結晶シリコン膜上に形成した酸化膜の耐圧分
布を第８図ａに、単結晶シリコン上に形成した酸
化膜の耐圧分布を第８図ｂに各々示す。 多結晶シリコン膜上に形成した酸化膜の耐圧分
布は第６図ａ、第７図ａ、第８図ａに示すように
酸素分圧PO2が減少するとともに良好になり、ま
た耐圧も分圧酸化しないPO2＝1.0のときの約
2.2MV／cmからPO2＝0.1のときの約6.4MV／cmに
向上する。 一方、単結晶シリコン上に形成した酸化膜の耐
圧分布も第６図ｂ、第７図ｂ、第８図ｂに示すよ
うに、酸素分圧PO2の減少とともに良好になつ
た。 第３図ａ〜第８図ａのように得られた第１表中
のサンプルＡ〜Ｆについての平均耐圧を計算で求
めたのが第１図中のＡ〜Ｆ点である。そして、サ
ンプルＧ、ＨおよびＩについても同様にして平均
耐圧を測定および計算から求めて第１図のＧ，Ｈ
およびＩ点として示す。これらの点Ａ〜Ｉを酸化
温度（1050℃、1100℃、1200℃）で結んで実線
α，βおよびγとした。 第１図から明らかなように、酸化温度が同じな
らば酸素分圧比の低いほうが多結晶シリコン上の
酸化膜の耐圧が良い。また、酸素分圧比が同じな
らば酸化温度の高いほうが酸化膜の耐圧が良い。 さらに、酸化温度が同じであれば、酸素分圧比
が低いほどすなわち酸素濃度が薄いほど酸化速度
は遅くなるのは当然である。この酸化速度が遅い
ことは得る酸化膜の膜厚制御性を高め再現性よく
薄膜ができることを可能にする。 上述したことを考慮しつつ大口径ウエハを多数
枚同時に熱酸化処理するには次のようにして行な
う。 まず、４インチ以上の大口径ウエハ（例えば、
４インチウエハ）上に形成したSiO2膜上にリン
ドープした多結晶シリコン膜を所定厚さ（例えば
0.4μｍ）にCVD法で形成する。この大口径ウエ
ハを多数枚（炉の大きさ、ボート内でのウエハ間
隔にもよるが４インチウエハで50枚程度）ボート
内に配置する。これらウエハを1000℃以下の温度
（例えば、950℃）の炉内に挿入し、酸素ガス
（HCl含有）と不活性ガスとを所定分圧比として
炉内へ流しウエハ上の多結晶シリコンを熱酸化す
る。そして、徐々に炉の温度を高めて1200℃以下
の所定温度に維持して所定酸化膜厚となるまで酸
化し、それ以後は酸素ガスの供給を止め不活性ガ
スのみを流しながら炉の温度を下げて炉からウエ
ハを取り出す（このような酸化をランピング酸化
と呼ぶ）。例えば、不活性ガスにアルゴンを使用
して酸素分圧比を0.2としたガスを流す。なお、
無水塩酸（HCl）を酸素ガスに対して５体積％添
加する。炉の温度をウエハ挿入から７分間950℃
に保ち、温度を上げて15分間で1100℃にし、1100
℃にて30分間保持する。そして、アルゴンガスの
みとして炉の温度を下げる。この場合で得られる
酸化膜の厚さは60nｍであり、酸化膜の耐圧は
6MV／cmである。 第９図に示すように、炉の温度をウエハ挿入か
ら７分間950℃に保つた後温度を10℃／minの速
度で上昇し、1100℃或は1050℃の所定温度（Ｔ）
に、所定時間（ｔ）を保持する。なお、酸素、塩
化水素ガス、アルゴンの混合ガスは950℃の酸化
炉にウエハを挿入した時点から1100℃或は1050℃
の所定温度で所定時間保持している間流される。
次いで、ガスをアルゴンガスのみとして、炉の温
度を５℃／minの速度で950℃まで下げ、次いで
炉からウエハを取出す。このような加熱冷却曲線
（第９図）にしたがつたランピング酸化法により
酸化膜を形成する。 上述のような酸化加熱条件の２段階酸化による
多結晶シリコン膜の熱酸化および形成された酸化
膜の厚さを、例えば、第２表に示す。そして、前
述したようにポリシリコン電極を形成し、多結晶
シリコン膜の酸化膜の耐圧を測定して、耐圧と個
数（割合％）との関係をヒストグラフ（第１０図
ａ、第１１図ａ、第１２図ａ、第１３図ａおよび
第１４図ａ）に示した。また、比較のために単結
晶シリコンの酸化膜についても同様に耐圧を求め
てヒストグラフ（第１０図ｂ、第１１図ｂ、第１
２図ｂ、第１３図ｂおよび第１４図ｂ）に示し
た。
リコン膜（約0.4μｍ厚さ）をCVD法で形成し、
ホトエツチング法で選択エツチングして多数のポ
リシリコン電極５（第２図ｅ）を形成した。それ
ぞれの電極の大きさは3.2mm×5.5mmであつた。 このようにして作製した半導体装置において、
酸化膜の耐電圧特性（耐圧）を次のようにして測
定した。この測定にはカーブトレーサを用いて、
シリコンウエハ１をアース（接地）し、ポリシリ
コン電極５に正電圧を印加して（第２図ｅ）、
−特性をブラウン管に表示させ、多結晶シリコ
ン膜３の酸化膜４のリーク電流が＝１μＡにな
つたときの印加電圧を絶縁膜耐圧とした。そし
て、多数のポリシリコン電極のうちで約100個に
ついて絶縁膜耐性を測定して、耐圧と個数（割合
％）との関係をヒストグラフ（第３図ａ、第４図
ａ、第５図ａ、第６図ａ、第７図ａおよび第８図
ａ）に示した。 また、比較のために、単結晶シリコンウエハ１
上に同じ熱酸化条件で形成した酸化（SiO2）膜に
ついても同様にポリシリコン電極を形成して耐圧
の測定を行なつた。この場合での耐圧と個数との
関係をヒストグラフ（第３図ｂ、第４図ｂ、第５
図ｂ、第６図ｂ、第７図ｂおよび第８図ｂ）に示
した。 第３図ａ，ｂ、第４図ａ，ｂおよび第５図ａ，
ｂは酸化温度が1050℃であつて、第１表中のサン
プルＡ，ＢおよびＣの場合のそれぞれに対応して
いる。 酸素分圧PO2＝１で塩化水素を1.25vol％添加
し、酸化時間が20分のときの、多結晶シリコン膜
上に形成した酸化膜の耐圧分布を第３図ａに、単
結晶シリコン上に形成した酸化膜の耐圧分布を第
３図ｂに各々示す。また酸素分圧PO2＝0.1で塩
化水素を酸素ガスに対して５％添加し、酸化時間
が80分のときの、多結晶シリコン膜上に形成した
酸化膜の耐圧分布を第４図ａに、単結晶シリコン
上に形成した酸化膜の耐圧分布を第４図ｂに各各
示す。また酸素分圧PO2＝0.05で塩化水素を酸素
ガスに対して５％添加し、酸化時間が120分のと
きの多結晶シリコン膜上に形成した酸化膜の耐圧
分布を第５図ａに、単結晶シリコン上に形成した
酸化膜の耐圧分布を第５図ｂに各々示す。 多結晶シリコン膜上に形成した酸化膜の耐圧分
布は第３図ａ〜第５図ａに示すように酸素分圧
PO2が減少するとともに良好になり、また耐圧も
分圧酸化しないPO2＝1.0のときの約1.5MV／cmか
らPO2＝0.05のときの約5.8MV／cmに向上する。 一方、単結晶シリコン上に形成した酸化膜の耐
圧分布は第３図ｂ、第４図ｂ、第５図ｂに示すよ
うに、酸素分圧PO2が減少しても多結晶シリコン
膜上の酸化膜ほど著しくは改善されず、その傾向
は僅かである。 第６図ａ，ｂ、第７図ａ，ｂおよび第８図ａ，
ｂは酸化温度が1100℃であつて、第１表中のサン
プルＤおよびＦの場合にそれぞれ対応している。 酸素分圧PO2＝１で塩化水素を1.25vol％添加し
酸化時間が12.5分のときの、多結晶シリコン膜上
に形成した酸化膜の耐圧分布を第６図ａに、単結
晶シリコン上に形成した酸化膜の耐圧分布を第６
図ｂに各々示す。また、酸素分圧PO2＝0.2で塩
化水素を酸素ガスに対して５％添加し酸化時間が
20分のときの多結晶シリコン膜上に形成した酸化
膜の耐圧分布を第７図ａに、単結晶シリコン上に
形成した酸化膜の耐圧分布を第７図ｂに各各示
す。また、酸素分圧PO2＝0.1で塩化水素を酸素
ガスに対して５％添加し、酸化時間が50分のとき
の多結晶シリコン膜上に形成した酸化膜の耐圧分
布を第８図ａに、単結晶シリコン上に形成した酸
化膜の耐圧分布を第８図ｂに各々示す。 多結晶シリコン膜上に形成した酸化膜の耐圧分
布は第６図ａ、第７図ａ、第８図ａに示すように
酸素分圧PO2が減少するとともに良好になり、ま
た耐圧も分圧酸化しないPO2＝1.0のときの約
2.2MV／cmからPO2＝0.1のときの約6.4MV／cmに
向上する。 一方、単結晶シリコン上に形成した酸化膜の耐
圧分布も第６図ｂ、第７図ｂ、第８図ｂに示すよ
うに、酸素分圧PO2の減少とともに良好になつ
た。 第３図ａ〜第８図ａのように得られた第１表中
のサンプルＡ〜Ｆについての平均耐圧を計算で求
めたのが第１図中のＡ〜Ｆ点である。そして、サ
ンプルＧ、ＨおよびＩについても同様にして平均
耐圧を測定および計算から求めて第１図のＧ，Ｈ
およびＩ点として示す。これらの点Ａ〜Ｉを酸化
温度（1050℃、1100℃、1200℃）で結んで実線
α，βおよびγとした。 第１図から明らかなように、酸化温度が同じな
らば酸素分圧比の低いほうが多結晶シリコン上の
酸化膜の耐圧が良い。また、酸素分圧比が同じな
らば酸化温度の高いほうが酸化膜の耐圧が良い。 さらに、酸化温度が同じであれば、酸素分圧比
が低いほどすなわち酸素濃度が薄いほど酸化速度
は遅くなるのは当然である。この酸化速度が遅い
ことは得る酸化膜の膜厚制御性を高め再現性よく
薄膜ができることを可能にする。 上述したことを考慮しつつ大口径ウエハを多数
枚同時に熱酸化処理するには次のようにして行な
う。 まず、４インチ以上の大口径ウエハ（例えば、
４インチウエハ）上に形成したSiO2膜上にリン
ドープした多結晶シリコン膜を所定厚さ（例えば
0.4μｍ）にCVD法で形成する。この大口径ウエ
ハを多数枚（炉の大きさ、ボート内でのウエハ間
隔にもよるが４インチウエハで50枚程度）ボート
内に配置する。これらウエハを1000℃以下の温度
（例えば、950℃）の炉内に挿入し、酸素ガス
（HCl含有）と不活性ガスとを所定分圧比として
炉内へ流しウエハ上の多結晶シリコンを熱酸化す
る。そして、徐々に炉の温度を高めて1200℃以下
の所定温度に維持して所定酸化膜厚となるまで酸
化し、それ以後は酸素ガスの供給を止め不活性ガ
スのみを流しながら炉の温度を下げて炉からウエ
ハを取り出す（このような酸化をランピング酸化
と呼ぶ）。例えば、不活性ガスにアルゴンを使用
して酸素分圧比を0.2としたガスを流す。なお、
無水塩酸（HCl）を酸素ガスに対して５体積％添
加する。炉の温度をウエハ挿入から７分間950℃
に保ち、温度を上げて15分間で1100℃にし、1100
℃にて30分間保持する。そして、アルゴンガスの
みとして炉の温度を下げる。この場合で得られる
酸化膜の厚さは60nｍであり、酸化膜の耐圧は
6MV／cmである。 第９図に示すように、炉の温度をウエハ挿入か
ら７分間950℃に保つた後温度を10℃／minの速
度で上昇し、1100℃或は1050℃の所定温度（Ｔ）
に、所定時間（ｔ）を保持する。なお、酸素、塩
化水素ガス、アルゴンの混合ガスは950℃の酸化
炉にウエハを挿入した時点から1100℃或は1050℃
の所定温度で所定時間保持している間流される。
次いで、ガスをアルゴンガスのみとして、炉の温
度を５℃／minの速度で950℃まで下げ、次いで
炉からウエハを取出す。このような加熱冷却曲線
（第９図）にしたがつたランピング酸化法により
酸化膜を形成する。 上述のような酸化加熱条件の２段階酸化による
多結晶シリコン膜の熱酸化および形成された酸化
膜の厚さを、例えば、第２表に示す。そして、前
述したようにポリシリコン電極を形成し、多結晶
シリコン膜の酸化膜の耐圧を測定して、耐圧と個
数（割合％）との関係をヒストグラフ（第１０図
ａ、第１１図ａ、第１２図ａ、第１３図ａおよび
第１４図ａ）に示した。また、比較のために単結
晶シリコンの酸化膜についても同様に耐圧を求め
てヒストグラフ（第１０図ｂ、第１１図ｂ、第１
２図ｂ、第１３図ｂおよび第１４図ｂ）に示し
た。
【表】
第１０図ａ，ｂおよび第１１図ａ，ｂは1050℃
で酸化した場合であつて、第２表中のサンプルＪ
およびＫの場合にそれぞれ対応している。 酸素分圧PO2＝１で塩化水素を1.25vol％添加
し、1050℃（Ｔ）で７分間（ｔ）保持するランピ
ング酸化を行つたときの、多結晶シリコン膜上に
形成した酸化膜の耐圧分布を第１０図ａに、単結
晶シリコン上に形成した酸化膜の耐圧分布を第１
０図ｂに各々示す。また、酸素分圧PO2＝１で塩
化水素を酸素ガスに対して5vol％添加し1050℃
（Ｔ）で70分間（ｔ）保持するランピング酸化を
行つたときの多結晶シリコン膜上に形成した酸化
膜の耐圧分布を第１１図ａに、単結晶シリコン上
に形成した酸化膜の耐圧分布を第１１図ｂに示
す。 多結晶シリコン上に形成した酸化膜の耐圧分布
は酸素分圧が減少すると共に、良好になりまた耐
圧も分圧酸化を行なわない場合の約1.7MV／cmか
らPO2＝0.1の時の約5.8MV／cmに向上する。一方
単結晶シリコン上に形成した酸化膜の耐圧分布は
酸素分圧PO2が減少しても改善の傾向は余り認め
られない。 第１２図ａ，ｂ、第１３図ａ，ｂおよび第１４
図ａ，ｂは1100℃で酸化場合であつて、第２表中
のサンプルＬ、ＭおよびＮの場合にそれぞれ対応
している。 酸素分圧PO2＝1.0で塩化水素を1.25vol％添加
し、1100℃（Ｔ）で１分間（ｔ）保持したときの
多結晶シリコン膜上に形成した酸化膜の耐圧分布
を第１２図ａに、単結晶シリコン上に形成した酸
化膜の耐圧分布を第１２図ｂに各々示す。また酸
素分圧PO2＝0.2で塩化水素を酸素ガスに対して
5vol％添加し、1100℃で13分間保持するランピン
グ酸化を行つたときの多結晶シリコン膜上に形成
した酸化膜の耐圧分布を第１３図ａに、単結晶シ
リコン上に形成した酸化膜の耐圧分布を第１３図
ｂに各々示す。また酸素分圧PO2＝0.1で塩化水
素を酸素ガスに対して5vol％添加し、1100℃で33
分間保持するランピング酸化を行つたときの、多
結晶シリコン膜上に形成した酸化膜の耐圧分布を
第１４図ａに、単結晶シリコン上に形成した酸化
膜の耐圧分布を第１４図ｂに各々示す。 多結晶シリコン膜上に形成した酸化膜の耐圧分
布は、第１２図ａ、第１３図ａ、第１４図ａに示
すように、酸素分圧PO2が減少するとともに良好
になり、また耐圧も分圧酸化しないPO2＝1.0の
時に約2.1MV／cmからPO2＝0.1の時の約6.8MV／
cmに向上する。一方、単結晶シリコン上に形成し
た酸化膜の耐圧分布及び耐圧は第１２図ｂ、第１
３図ｂ、第１４図ｂに示す如く、著しい改善はみ
られなかつた。 第１０図ａ〜第１４図ａのように得られた第２
表中のサンプルＪ〜Ｎについての平均耐圧を計算
で求めたのが第１図中のＪ〜Ｎ点である。これら
の点を酸化温度（1050℃、1100℃）について結ん
で破線α′およびβ′とした。 上述のように、大口径ウエハの熱酸化を1000℃
以上の高温にて行なう場合に第９図に示したラン
ピング酸化は、ウエハのそりとスリツプラインを
なくすために必要なプロセスである。第１図に示
したように、酸素、塩化水素、アルゴンを用い分
圧比を0.2以下として低温（例えば950℃以下）に
てウエハを挿入するランピング酸化法は、所定の
温度（例えば1100℃）の炉に直接挿入する酸化方
法より多結晶シリコン酸化膜の絶縁耐圧を向上さ
せるために非常に有効となつている。 加熱温度すなわち最高酸化温度と酸素分圧との
関係は、1050℃の場合に酸化分圧が0.1以下であ
ることが望ましく、酸素分圧が低いとそれだけ酸
化加熱時間が長くなるのであまり長時間とならな
いようにする。そして、加熱温度が1100℃および
特に1200℃の場合には酸化速度が大きく、厚さ数
百Å程度の薄い酸化膜を所定の膜厚となるように
制御するのが難しいので、酸素分圧が0.2以下で
あることが望ましい。なお加熱温度は1100℃程度
が好ましい。 このようにして大口径ウエハ上に形成した酸化
膜上の多結晶シリコンの熱酸化を行なうならば、
大口径ウエハであつてもそりの発生がほとんどな
くかつ多数枚のウエハにおける酸化膜の膜厚のバ
ラツキが小さい、しかも酸化膜の耐圧を5MV／
cm以上に向上させることができる。なお本発明は
FAMOS、SAMOS等に限るものでなく他の半導
体装置を形成する場合、多結晶シリコンを熱酸化
して形成する酸化膜の耐圧を向上させる際に適用
することができる。
で酸化した場合であつて、第２表中のサンプルＪ
およびＫの場合にそれぞれ対応している。 酸素分圧PO2＝１で塩化水素を1.25vol％添加
し、1050℃（Ｔ）で７分間（ｔ）保持するランピ
ング酸化を行つたときの、多結晶シリコン膜上に
形成した酸化膜の耐圧分布を第１０図ａに、単結
晶シリコン上に形成した酸化膜の耐圧分布を第１
０図ｂに各々示す。また、酸素分圧PO2＝１で塩
化水素を酸素ガスに対して5vol％添加し1050℃
（Ｔ）で70分間（ｔ）保持するランピング酸化を
行つたときの多結晶シリコン膜上に形成した酸化
膜の耐圧分布を第１１図ａに、単結晶シリコン上
に形成した酸化膜の耐圧分布を第１１図ｂに示
す。 多結晶シリコン上に形成した酸化膜の耐圧分布
は酸素分圧が減少すると共に、良好になりまた耐
圧も分圧酸化を行なわない場合の約1.7MV／cmか
らPO2＝0.1の時の約5.8MV／cmに向上する。一方
単結晶シリコン上に形成した酸化膜の耐圧分布は
酸素分圧PO2が減少しても改善の傾向は余り認め
られない。 第１２図ａ，ｂ、第１３図ａ，ｂおよび第１４
図ａ，ｂは1100℃で酸化場合であつて、第２表中
のサンプルＬ、ＭおよびＮの場合にそれぞれ対応
している。 酸素分圧PO2＝1.0で塩化水素を1.25vol％添加
し、1100℃（Ｔ）で１分間（ｔ）保持したときの
多結晶シリコン膜上に形成した酸化膜の耐圧分布
を第１２図ａに、単結晶シリコン上に形成した酸
化膜の耐圧分布を第１２図ｂに各々示す。また酸
素分圧PO2＝0.2で塩化水素を酸素ガスに対して
5vol％添加し、1100℃で13分間保持するランピン
グ酸化を行つたときの多結晶シリコン膜上に形成
した酸化膜の耐圧分布を第１３図ａに、単結晶シ
リコン上に形成した酸化膜の耐圧分布を第１３図
ｂに各々示す。また酸素分圧PO2＝0.1で塩化水
素を酸素ガスに対して5vol％添加し、1100℃で33
分間保持するランピング酸化を行つたときの、多
結晶シリコン膜上に形成した酸化膜の耐圧分布を
第１４図ａに、単結晶シリコン上に形成した酸化
膜の耐圧分布を第１４図ｂに各々示す。 多結晶シリコン膜上に形成した酸化膜の耐圧分
布は、第１２図ａ、第１３図ａ、第１４図ａに示
すように、酸素分圧PO2が減少するとともに良好
になり、また耐圧も分圧酸化しないPO2＝1.0の
時に約2.1MV／cmからPO2＝0.1の時の約6.8MV／
cmに向上する。一方、単結晶シリコン上に形成し
た酸化膜の耐圧分布及び耐圧は第１２図ｂ、第１
３図ｂ、第１４図ｂに示す如く、著しい改善はみ
られなかつた。 第１０図ａ〜第１４図ａのように得られた第２
表中のサンプルＪ〜Ｎについての平均耐圧を計算
で求めたのが第１図中のＪ〜Ｎ点である。これら
の点を酸化温度（1050℃、1100℃）について結ん
で破線α′およびβ′とした。 上述のように、大口径ウエハの熱酸化を1000℃
以上の高温にて行なう場合に第９図に示したラン
ピング酸化は、ウエハのそりとスリツプラインを
なくすために必要なプロセスである。第１図に示
したように、酸素、塩化水素、アルゴンを用い分
圧比を0.2以下として低温（例えば950℃以下）に
てウエハを挿入するランピング酸化法は、所定の
温度（例えば1100℃）の炉に直接挿入する酸化方
法より多結晶シリコン酸化膜の絶縁耐圧を向上さ
せるために非常に有効となつている。 加熱温度すなわち最高酸化温度と酸素分圧との
関係は、1050℃の場合に酸化分圧が0.1以下であ
ることが望ましく、酸素分圧が低いとそれだけ酸
化加熱時間が長くなるのであまり長時間とならな
いようにする。そして、加熱温度が1100℃および
特に1200℃の場合には酸化速度が大きく、厚さ数
百Å程度の薄い酸化膜を所定の膜厚となるように
制御するのが難しいので、酸素分圧が0.2以下で
あることが望ましい。なお加熱温度は1100℃程度
が好ましい。 このようにして大口径ウエハ上に形成した酸化
膜上の多結晶シリコンの熱酸化を行なうならば、
大口径ウエハであつてもそりの発生がほとんどな
くかつ多数枚のウエハにおける酸化膜の膜厚のバ
ラツキが小さい、しかも酸化膜の耐圧を5MV／
cm以上に向上させることができる。なお本発明は
FAMOS、SAMOS等に限るものでなく他の半導
体装置を形成する場合、多結晶シリコンを熱酸化
して形成する酸化膜の耐圧を向上させる際に適用
することができる。
第１図は、多結晶シリコンの酸化における酸素
分圧比と酸化膜の耐圧との関係を示すグラフであ
り、第２図ａ〜ｅは、多結晶シリコン膜を熱酸化
して形成する酸化膜を有する半導体装置の製造工
程を示す図であり、第３図ａ、第４図ａ、第５図
ａ、第６図ａ、第７図ａおよび第８図ａは、多結
晶シリコン膜上の酸化膜の耐圧と個数割合（頻
度）との関係を説明するヒストグラフであり、第
３図ｂ、第４図ｂ、第５図ｂ、第６図ｂ、第７図
ｂおよび第８図ｂは、単結晶シリコン上の酸化膜
の耐圧と個数割合（頻度）との関係を説明するヒ
ストグラフであり、第９図は、酸化のための加熱
冷却を示すグラフであり、第１０図ａ、第１１図
ａ、第１２図ａ、第１３図ａおよび第１４図ａ
は、多結晶シリコン膜上のランピング熱酸化によ
る酸化膜の耐圧と個数割合との関係を説明するヒ
ストグラフであり、第１０図ｂ、第１１図ｂ、第
１２図ｂ、第１３図ｂおよび第１４図ｂは、単結
晶シリコン上のランピング熱酸化による酸化膜の
耐圧と個数割合との関係を説明するヒストグラフ
である。 １……単結晶シリコンウエハ、３……多結晶シ
リコン膜、４……酸化膜、５……ポリシリコン電
極。
分圧比と酸化膜の耐圧との関係を示すグラフであ
り、第２図ａ〜ｅは、多結晶シリコン膜を熱酸化
して形成する酸化膜を有する半導体装置の製造工
程を示す図であり、第３図ａ、第４図ａ、第５図
ａ、第６図ａ、第７図ａおよび第８図ａは、多結
晶シリコン膜上の酸化膜の耐圧と個数割合（頻
度）との関係を説明するヒストグラフであり、第
３図ｂ、第４図ｂ、第５図ｂ、第６図ｂ、第７図
ｂおよび第８図ｂは、単結晶シリコン上の酸化膜
の耐圧と個数割合（頻度）との関係を説明するヒ
ストグラフであり、第９図は、酸化のための加熱
冷却を示すグラフであり、第１０図ａ、第１１図
ａ、第１２図ａ、第１３図ａおよび第１４図ａ
は、多結晶シリコン膜上のランピング熱酸化によ
る酸化膜の耐圧と個数割合との関係を説明するヒ
ストグラフであり、第１０図ｂ、第１１図ｂ、第
１２図ｂ、第１３図ｂおよび第１４図ｂは、単結
晶シリコン上のランピング熱酸化による酸化膜の
耐圧と個数割合との関係を説明するヒストグラフ
である。 １……単結晶シリコンウエハ、３……多結晶シ
リコン膜、４……酸化膜、５……ポリシリコン電
極。
Claims (1)
- 【特許請求の範囲】 １ 多結晶シリコン膜を酸化性ガスと不活性ガス
よりなる混合ガス中での加熱により酸化する工程
を有することを特徴とする半導体装置の製造方
法。 ２ 酸化性ガスが１ないし５体積％の無水塩酸を
含有する酸素ガスであることを特徴とする特許請
求の範囲第１項記載の半導体装置の製造方法。 ３ 不活性ガスがアルゴンであることを特徴とす
る特許請求の範囲第１項記載の半導体装置の製造
方法。 ４ 酸化性ガスの分圧比
（酸化性ガス／酸化性ガス＋不活性ガス）が0.3以下で
あること を特徴とする特許請求の範囲第１項記載の半導体
装置の製造方法。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6523380A JPS56161646A (en) | 1980-05-19 | 1980-05-19 | Manufacture of semiconductor device |
| IE1105/81A IE55741B1 (en) | 1980-05-19 | 1981-05-18 | Method for forming an insulating layer of a semiconductor device |
| US06/264,815 US4377605A (en) | 1980-05-19 | 1981-05-18 | Method for forming an insulating layer on a polycrystalline silicon layer of a semiconductor device using a two-step thermal oxidation technique |
| EP81302227A EP0040546B1 (en) | 1980-05-19 | 1981-05-19 | Method for forming the insulating layer of a semiconductor device |
| DE8181302227T DE3177102D1 (en) | 1980-05-19 | 1981-05-19 | Method for forming the insulating layer of a semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6523380A JPS56161646A (en) | 1980-05-19 | 1980-05-19 | Manufacture of semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS56161646A JPS56161646A (en) | 1981-12-12 |
| JPS623976B2 true JPS623976B2 (ja) | 1987-01-28 |
Family
ID=13280982
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6523380A Granted JPS56161646A (en) | 1980-05-19 | 1980-05-19 | Manufacture of semiconductor device |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US4377605A (ja) |
| EP (1) | EP0040546B1 (ja) |
| JP (1) | JPS56161646A (ja) |
| DE (1) | DE3177102D1 (ja) |
| IE (1) | IE55741B1 (ja) |
Families Citing this family (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4430150A (en) | 1981-08-07 | 1984-02-07 | Texas Instruments Incorporated | Production of single crystal semiconductors |
| US4454002A (en) * | 1983-09-19 | 1984-06-12 | Harris Corporation | Controlled thermal-oxidation thinning of polycrystalline silicon |
| JPS618931A (ja) * | 1984-06-25 | 1986-01-16 | Hitachi Ltd | 半導体装置の製造方法 |
| US4584205A (en) * | 1984-07-02 | 1986-04-22 | Signetics Corporation | Method for growing an oxide layer on a silicon surface |
| JPS6127680A (ja) * | 1984-07-18 | 1986-02-07 | Toshiba Corp | 半導体記憶装置の製造方法 |
| JPS6178139A (ja) * | 1984-09-26 | 1986-04-21 | Oki Electric Ind Co Ltd | 半導体装置の製造方法 |
| GB8507601D0 (en) * | 1985-03-23 | 1985-05-01 | Standard Telephones Cables Ltd | Integrated circuits |
| JPH0691077B2 (ja) * | 1985-03-26 | 1994-11-14 | 株式会社東芝 | 半導体装置の製造方法 |
| US4675978A (en) * | 1985-09-09 | 1987-06-30 | Rca Corporation | Method for fabricating a radiation hardened oxide having two portions |
| US4894353A (en) * | 1988-04-29 | 1990-01-16 | Advanced Micro Devices, Inc. | Method of fabricating passivated tunnel oxide |
| EP0608503B1 (en) * | 1989-02-14 | 1997-05-28 | Seiko Epson Corporation | A semiconductor device and its manufacturing method |
| JP2639202B2 (ja) * | 1990-10-18 | 1997-08-06 | 富士通株式会社 | 半導体装置の製造方法 |
| JPH06188413A (ja) * | 1992-12-17 | 1994-07-08 | Shin Etsu Handotai Co Ltd | Ｍｏｓ型半導体装置の製造方法 |
| US5780342A (en) * | 1996-12-05 | 1998-07-14 | Winbond Electronics Corporation | Method for fabricating dielectric films for non-volatile electrically erasable memories |
| JP6035763B2 (ja) * | 2012-02-09 | 2016-11-30 | 富士電機株式会社 | ゲート酸化膜の形成方法及び炭化珪素半導体装置の製造方法 |
| CN112420873A (zh) * | 2020-11-30 | 2021-02-26 | 中建材浚鑫科技有限公司 | 一种适用于m10尺寸的电池片的热氧化方法 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE1286872B (de) * | 1965-07-05 | 1969-01-09 | Siemens Ag | Verfahren zum Herstellen von homogenen Oxidschichten auf Halbleiterkristallen |
| JPS5137147B2 (ja) * | 1971-08-20 | 1976-10-14 | ||
| JPS5197385A (en) * | 1975-02-21 | 1976-08-26 | Handotaisochino seizohoho | |
| JPS5847869B2 (ja) * | 1975-07-07 | 1983-10-25 | 日本電気株式会社 | デンカイソウソシ |
| JPS5841659B2 (ja) * | 1977-08-30 | 1983-09-13 | 株式会社東芝 | 絶縁膜の形成方法 |
| DE2814052A1 (de) * | 1978-03-31 | 1979-10-11 | Siemens Ag | Verfahren zur herstellung von oxidisolationsschichten fuer floating-gate-mos- transistoren, bzw. mos-transistoren mit mindestens zwei polysilicium-elektroden |
| US4251571A (en) * | 1978-05-02 | 1981-02-17 | International Business Machines Corporation | Method for forming semiconductor structure with improved isolation between two layers of polycrystalline silicon |
| US4214919A (en) * | 1978-12-28 | 1980-07-29 | Burroughs Corporation | Technique of growing thin silicon oxide films utilizing argon in the contact gas |
| JPS569210A (en) * | 1979-07-04 | 1981-01-30 | Nec Corp | Method for forming thermally oxidized film |
-
1980
- 1980-05-19 JP JP6523380A patent/JPS56161646A/ja active Granted
-
1981
- 1981-05-18 US US06/264,815 patent/US4377605A/en not_active Expired - Lifetime
- 1981-05-18 IE IE1105/81A patent/IE55741B1/en not_active IP Right Cessation
- 1981-05-19 DE DE8181302227T patent/DE3177102D1/de not_active Expired
- 1981-05-19 EP EP81302227A patent/EP0040546B1/en not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| DE3177102D1 (en) | 1989-10-19 |
| IE55741B1 (en) | 1991-01-02 |
| EP0040546A3 (en) | 1985-05-29 |
| EP0040546B1 (en) | 1989-09-13 |
| JPS56161646A (en) | 1981-12-12 |
| IE811105L (en) | 1981-11-19 |
| US4377605A (en) | 1983-03-22 |
| EP0040546A2 (en) | 1981-11-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS623976B2 (ja) | ||
| JPS58220457A (ja) | 誘電体材料の形成方法 | |
| JPH08102448A (ja) | 半導体基板の製造方法 | |
| JPH06188413A (ja) | Ｍｏｓ型半導体装置の製造方法 | |
| JP2636783B2 (ja) | 半導体装置の製造方法 | |
| TW432513B (en) | Method of forming gate electrode in semiconductor device | |
| JP3054422B2 (ja) | 半導体装置の製造方法 | |
| JP3247242B2 (ja) | 半導体装置の製造方法 | |
| JP3439657B2 (ja) | 半導体装置の製造方法 | |
| JP3140023B2 (ja) | 半導体装置及びその製造方法 | |
| JP3372030B2 (ja) | 薄膜絶縁膜の形成方法 | |
| JPH02135759A (ja) | 半導体装置およびその製造方法 | |
| JP3156680B2 (ja) | 半導体装置の製造方法 | |
| JP3357815B2 (ja) | 半導体装置の製造方法 | |
| JPH0682668B2 (ja) | 半導体装置の製造方法 | |
| JP2000049156A (ja) | 絶縁膜形成方法 | |
| JPH08116053A (ja) | 半導体装置の製造方法 | |
| JP4809653B2 (ja) | 半導体装置の製造方法 | |
| JP2902787B2 (ja) | キャパシタ絶縁膜の形成方法 | |
| JP2857170B2 (ja) | 半導体装置の製造方法 | |
| JPS6360550A (ja) | 半導体装置およびその製造方法 | |
| JP3139835B2 (ja) | 半導体装置の製造方法 | |
| JP3499769B2 (ja) | 酸化膜の形成方法、キャパシタ | |
| JPS59175129A (ja) | 半導体装置の製造方法 | |
| JPH04282860A (ja) | 半導体装置の製造方法 |