JPS6239821A - 二層配線基板の製造方法 - Google Patents
二層配線基板の製造方法Info
- Publication number
- JPS6239821A JPS6239821A JP17997885A JP17997885A JPS6239821A JP S6239821 A JPS6239821 A JP S6239821A JP 17997885 A JP17997885 A JP 17997885A JP 17997885 A JP17997885 A JP 17997885A JP S6239821 A JPS6239821 A JP S6239821A
- Authority
- JP
- Japan
- Prior art keywords
- pixel electrode
- upper pixel
- electrode
- lower transparent
- ito
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Manufacturing Of Electric Cables (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は、液晶ディスプレイ用二層配線基板の製造方法
に関するものである。
に関するものである。
（従来の技術とその問題点）
近年、液晶ディスプレイの実用化が一般化し、さらにそ
の応用分野が拡大するにつれ、ディスプレイの表示画素
数の増加が図られている。
の応用分野が拡大するにつれ、ディスプレイの表示画素
数の増加が図られている。
この表示画素数の増加に伴う、画面に対する画素面積占
有率（以下単に開孔率という）の減少を改善するたぬ二
層配線を用いた液晶ディスプレイ基板が考えられている
。即ち、従来の単層基板に於いて、各画素への配線は、
画素間のスペースに設置されている為、画素数が増加す
ると、この配線用スペースの占める面積は増大し、開孔
率の減少をもたらす。
有率（以下単に開孔率という）の減少を改善するたぬ二
層配線を用いた液晶ディスプレイ基板が考えられている
。即ち、従来の単層基板に於いて、各画素への配線は、
画素間のスペースに設置されている為、画素数が増加す
ると、この配線用スペースの占める面積は増大し、開孔
率の減少をもたらす。
そこで、この配線を各画素の下に絶縁層を介して設置し
、各画素と配線は、絶縁層に形成したスルーホールによ
り導通を得る様な二層配線構造により開孔率の向上が期
待できる。
、各画素と配線は、絶縁層に形成したスルーホールによ
り導通を得る様な二層配線構造により開孔率の向上が期
待できる。
第１図は、液晶ディスプレイ用二層配線基板の概略図で
ある。
ある。
下部透明電極（２）を有するガラス基材（ｉ）上に、絶
縁物からなる。絶縁層（３）を形成し、その上に透明導
電膜圧よる上部画素電極（５）を形成する。上部画素電
極（５）と下部透明電極（２）は、絶縁層（３）に形成
されたスルーボール（４）を介して導通を得る様な構造
を有する。この様な構造を有する液晶ディスプレイ用二
層配線基板を製造、する際に工程上大きな問題となるの
は、上部画素電極（５）の形成工程である。
縁物からなる。絶縁層（３）を形成し、その上に透明導
電膜圧よる上部画素電極（５）を形成する。上部画素電
極（５）と下部透明電極（２）は、絶縁層（３）に形成
されたスルーボール（４）を介して導通を得る様な構造
を有する。この様な構造を有する液晶ディスプレイ用二
層配線基板を製造、する際に工程上大きな問題となるの
は、上部画素電極（５）の形成工程である。
即ち、上部画素電極（５）は絶縁層（３）上全面に透明
導電膜を成膜後フォトエツチング法により所定のパター
ンに加工され番が、この時下部透明電極（２）は後から
成膜した上部画素電極用透明導電膜に覆われ電極間の短
絡が生ずる。また、上部画素電極（５）と下部透明電極
（２）は同じ材料であるので、上部画素電極（５）を化
学エツチングする際に下部透明電極（２）もエツチング
を受け、パターンの消失、抵抗値の増加等の欠陥が生ず
る。従来法では、この問題を除（ため、下部透明電極（
２）露出部に保護マスクを形成した後、全面に透明導電
膜を成膜し上部画素電極（５）を化学エツチングにより
パターン化を行ない下部透明電極保護マスクをリフトオ
フ法により除去するプロセス、或いは、下部透明電極露
出部保護と上部画素電極形成の２種を兼ねたリフトオフ
パターンを用い、全面に上部画素用透明導電膜を成膜後
リフトオフ法により上部画素電極（５）を形感するプロ
セスが行なわれていた。しかし、両プロセスに於て、工
程の煩雑性、リフトオフ工程の低信頼性による製品歩留
り率の不良が生じ、製品コスト上昇が避けられないとい
う欠点があった。
導電膜を成膜後フォトエツチング法により所定のパター
ンに加工され番が、この時下部透明電極（２）は後から
成膜した上部画素電極用透明導電膜に覆われ電極間の短
絡が生ずる。また、上部画素電極（５）と下部透明電極
（２）は同じ材料であるので、上部画素電極（５）を化
学エツチングする際に下部透明電極（２）もエツチング
を受け、パターンの消失、抵抗値の増加等の欠陥が生ず
る。従来法では、この問題を除（ため、下部透明電極（
２）露出部に保護マスクを形成した後、全面に透明導電
膜を成膜し上部画素電極（５）を化学エツチングにより
パターン化を行ない下部透明電極保護マスクをリフトオ
フ法により除去するプロセス、或いは、下部透明電極露
出部保護と上部画素電極形成の２種を兼ねたリフトオフ
パターンを用い、全面に上部画素用透明導電膜を成膜後
リフトオフ法により上部画素電極（５）を形感するプロ
セスが行なわれていた。しかし、両プロセスに於て、工
程の煩雑性、リフトオフ工程の低信頼性による製品歩留
り率の不良が生じ、製品コスト上昇が避けられないとい
う欠点があった。
（発明の目的）
本発明は、従来法に存する欠点に鑑み、液晶ディスプレ
イ用二層配線基板製造工程の簡素化を行ない製品の歩留
り向上を得る方法に関するものである。
イ用二層配線基板製造工程の簡素化を行ない製品の歩留
り向上を得る方法に関するものである。
Ｃ問題点を解決する具体的手段）
即ち、基板温度を１５０℃以下の低温で成膜する低温ス
パッタリング法により成膜されたＩＴＯ１膜の熱処理に
よる化学的性質の変化を利用し、゛下部透明電極の保護
マスクを形成する事なく上部画素電極をエツチングによ
り形成する方法に関するものである。さらに詳しく述べ
れば、低温スパッタリング法によ・り成膜されたＩＴ、
Ｏ膜は、化学的安定性（特に耐塩化水素性）に劣り、通
常成膜後に２５０〜３５０℃の温度に於ける大気中加熱
処理により所定の化学的安定性を得ている。本発明は、
この点に着目したものであり、加熱処理済みの化学的に
安定なる下部透明電極上に低温スノくツタリング法によ
りＩＴＯ膜を成膜しこのＩＴＯ膜の化学的不安定性即ち
、エツチング容易性を利用し、下部透明電極を侵す事な
く上部画素電極用ＩＴＯ膜を化学エツチング可能なる希
塩酸等の酸性エツチング液を用い、下部透明電極の保護
マスクを形成する事なく上部画素電極を化学エツチング
により形成する事、及び上部画素電極の化学的安定性を
向上するため２５０℃以上の温度で加熱処理を行なう事
により液晶ディスプレイ用二層配線基板を容易に得る方
法に関するものである。
パッタリング法により成膜されたＩＴＯ１膜の熱処理に
よる化学的性質の変化を利用し、゛下部透明電極の保護
マスクを形成する事なく上部画素電極をエツチングによ
り形成する方法に関するものである。さらに詳しく述べ
れば、低温スパッタリング法によ・り成膜されたＩＴ、
Ｏ膜は、化学的安定性（特に耐塩化水素性）に劣り、通
常成膜後に２５０〜３５０℃の温度に於ける大気中加熱
処理により所定の化学的安定性を得ている。本発明は、
この点に着目したものであり、加熱処理済みの化学的に
安定なる下部透明電極上に低温スノくツタリング法によ
りＩＴＯ膜を成膜しこのＩＴＯ膜の化学的不安定性即ち
、エツチング容易性を利用し、下部透明電極を侵す事な
く上部画素電極用ＩＴＯ膜を化学エツチング可能なる希
塩酸等の酸性エツチング液を用い、下部透明電極の保護
マスクを形成する事なく上部画素電極を化学エツチング
により形成する事、及び上部画素電極の化学的安定性を
向上するため２５０℃以上の温度で加熱処理を行なう事
により液晶ディスプレイ用二層配線基板を容易に得る方
法に関するものである。
（発明の詳細な
説明によるプロセスを第２図から第６図を用いて詳細に
説明する。
説明する。
第２図はＩＴＯより成る下部透明電極（２）が形成され
たガラス基材（ｉ）である。このＩＴＯの下部透明電極
（２）の成膜方法は、いずれの方式によっても良いが成
膜時或いは成膜後２００℃以上の温度で加熱処理を受け
たものでなければならない。第３・図は前記基材に絶縁
性を有する有機高分子又は無機化合物よりなる絶縁層（
３）を形成したものである。
たガラス基材（ｉ）である。このＩＴＯの下部透明電極
（２）の成膜方法は、いずれの方式によっても良いが成
膜時或いは成膜後２００℃以上の温度で加熱処理を受け
たものでなければならない。第３・図は前記基材に絶縁
性を有する有機高分子又は無機化合物よりなる絶縁層（
３）を形成したものである。
絶縁層（３）には、上下電極間の導通を得るためのスル
ーホ一ル（４）を形成する。スルーホール（４）は、絶
縁層（３）にフォトエツチング法又はリフトオフ法を用
いて形成するのが一般的であるが、感光性高分子を絶縁
層（３）に直接使用してスルーホール（４）をフォトリ
ングラフイーにより形成する事も可能である。また、液
晶ディスプレイ用基板として、絶縁層（３）は光透過率
の高い材料が望ましい。
ーホ一ル（４）を形成する。スルーホール（４）は、絶
縁層（３）にフォトエツチング法又はリフトオフ法を用
いて形成するのが一般的であるが、感光性高分子を絶縁
層（３）に直接使用してスルーホール（４）をフォトリ
ングラフイーにより形成する事も可能である。また、液
晶ディスプレイ用基板として、絶縁層（３）は光透過率
の高い材料が望ましい。
次に第４図に示す様に、絶縁層（３）の上に低温スパッ
タリング法により全面に上部画素電極用ＩＴＯ膜（６）
を成膜する。低温スパッタ法とは、成膜時の基材温度を
１５０℃以下に保持してスパッタリング成膜な行なう方
法を示し、この方法で得られた上部画素電極用ＩＴＯ膜
（６）はエツチング性良好な、即ち、下部透明電極（２
）に比較して化学エツチングされ易い特性を有する。ガ
ラス基材（ｉ）の温度は、低い程望ましく１５０℃以上
の場合、エッチ、ング選択性は損なわれるため１５０°
Ｃ以下に設定する。
タリング法により全面に上部画素電極用ＩＴＯ膜（６）
を成膜する。低温スパッタ法とは、成膜時の基材温度を
１５０℃以下に保持してスパッタリング成膜な行なう方
法を示し、この方法で得られた上部画素電極用ＩＴＯ膜
（６）はエツチング性良好な、即ち、下部透明電極（２
）に比較して化学エツチングされ易い特性を有する。ガ
ラス基材（ｉ）の温度は、低い程望ましく１５０℃以上
の場合、エッチ、ング選択性は損なわれるため１５０°
Ｃ以下に設定する。
スパッタリング装置は、基材温度上昇を避けるためマグ
ネトロン方式スパッタリング装置が適しているが、他の
装置に於ても上記条件を満足すればこの限りではない。
ネトロン方式スパッタリング装置が適しているが、他の
装置に於ても上記条件を満足すればこの限りではない。
またＩＴＯ膜の原材料つまりターゲットに関して述べれ
ば、インジウム−スズ合金ターゲットと酸素雰囲気によ
る反応性スパッタリング法又はＩＴＯターゲットによる
通常のスパッタリング法の両者とも適用可能である。
ば、インジウム−スズ合金ターゲットと酸素雰囲気によ
る反応性スパッタリング法又はＩＴＯターゲットによる
通常のスパッタリング法の両者とも適用可能である。
次に第５図に示す様に上部画素電極パターンを形成する
ため、ＩＴＯ膜上にフォトレジストパターン（力を形成
する。その後塩酸、硫酸、硝酸等の無機酸溶液を用いて
下部透明電極（２）に何ら彩管を与えずに上部画素電極
用ＩＴＯ膜の化学エツチングを行なう。この時、使用す
る無機酸としては、塩酸が最も望ましく、２〜１０体積
％の希塩酸が最良であった。
ため、ＩＴＯ膜上にフォトレジストパターン（力を形成
する。その後塩酸、硫酸、硝酸等の無機酸溶液を用いて
下部透明電極（２）に何ら彩管を与えずに上部画素電極
用ＩＴＯ膜の化学エツチングを行なう。この時、使用す
る無機酸としては、塩酸が最も望ましく、２〜１０体積
％の希塩酸が最良であった。
第６図はフォトレジスト（７）パターンを除去後の二層
配線基板であり、パターン化された上部画素用電極（５
）の化学的安定性向上は、この基板を２５０℃以上の温
度で加熱処理する事により、従来の■ＴＯ膜と何ら遜色
のない性能が得られる。
配線基板であり、パターン化された上部画素用電極（５
）の化学的安定性向上は、この基板を２５０℃以上の温
度で加熱処理する事により、従来の■ＴＯ膜と何ら遜色
のない性能が得られる。
（発明の効果）
以上の様に、従来液晶ディスプレイ用二層配線基板を製
造する際に、下部透明電極の保護工程が不可欠であり、
そのため製造工程の煩雑化及びそれに伴う信頼性、歩留
りの低下等の問題が有り、コスト上昇の大きな原因とな
っていたが、本発明によれば、下部透明電極の保護工程
は一切不要となり工程の簡略化、信頼性の向上、歩留り
の向上が可能となり大巾なコストダウンが可能となるも
のである。
造する際に、下部透明電極の保護工程が不可欠であり、
そのため製造工程の煩雑化及びそれに伴う信頼性、歩留
りの低下等の問題が有り、コスト上昇の大きな原因とな
っていたが、本発明によれば、下部透明電極の保護工程
は一切不要となり工程の簡略化、信頼性の向上、歩留り
の向上が可能となり大巾なコストダウンが可能となるも
のである。
以下に実施例を示す。
〔実施例１〕
シリカコート（厚み１５００ｋ）されたソーダガラス基
材にＩＴＯ膜をＩＴＯターゲットを使用してマグネトロ
ン方式の高周波スパッタリング装置で成膜を行なった。
材にＩＴＯ膜をＩＴＯターゲットを使用してマグネトロ
ン方式の高周波スパッタリング装置で成膜を行なった。
この時の成膜雰囲気は５刈０−３Ｔｏｎｒのアルゴンガ
スである。
スである。
また、膜厚は４００＾であり、基材加熱は行なわす、成
膜後３５０℃の温度で大気中３０分間焼成を行なった。
膜後３５０℃の温度で大気中３０分間焼成を行なった。
次に下部透明電極を形成するためポジレジスト（東京応
化製０ＦＰＲ２）を用い、化学エツチング法によりパタ
ーンを形成した。この時のエツチング液組成は濃塩酸７
５体積％、塩化第２鉄溶液２５体積％であり、液温は５
０℃であった。この基材上に透明性の良い感光性ポリイ
ミドをコートし、露光・現像を行ないスルーホールを形
成して絶縁層とｌ−た′。再び、ＩＴＯターゲットを使
用してマグネトロン方式高周波スパッタリング装置を使
用し、基材を常温に保ったまま、基材全面にＩＴＯ膜を
４００人の膜厚成膜した。（尚、前回と成膜条件は同じ
である）続いてポジレジスト（東京応化製ＯＦ Ｐ Ｒ
２）を使用して、露光・現像、焼付は後、５体積％濃度
の希塩酸で化学エツチングを行ない画素用電極を形成し
た。その後レジストを剥膜し、上部画素電極の耐薬品性
を自戒ｌ〜だ。
化製０ＦＰＲ２）を用い、化学エツチング法によりパタ
ーンを形成した。この時のエツチング液組成は濃塩酸７
５体積％、塩化第２鉄溶液２５体積％であり、液温は５
０℃であった。この基材上に透明性の良い感光性ポリイ
ミドをコートし、露光・現像を行ないスルーホールを形
成して絶縁層とｌ−た′。再び、ＩＴＯターゲットを使
用してマグネトロン方式高周波スパッタリング装置を使
用し、基材を常温に保ったまま、基材全面にＩＴＯ膜を
４００人の膜厚成膜した。（尚、前回と成膜条件は同じ
である）続いてポジレジスト（東京応化製ＯＦ Ｐ Ｒ
２）を使用して、露光・現像、焼付は後、５体積％濃度
の希塩酸で化学エツチングを行ない画素用電極を形成し
た。その後レジストを剥膜し、上部画素電極の耐薬品性
を自戒ｌ〜だ。
〔実施例２〕
真空蒸着法によりＩＴＯ膜（膜厚１０００″Ａ、）が形
成されたソーダガラス基材に下部透明電極を形成するた
ぬ、ポジレジスト（シブレイＡＺ−１３５０）を用い化
学エツチング法によりパターン化を行なった。次に同じ
ポジレジストを使用して、スルーホール形成用リフトオ
フパターンを形成し、ＳｉＯ２をマグネトロン方式高周
波スパッタリング装置により６０００にの膜厚で成膜し
、絶縁層とした。スルーホールをリフトオフにより形成
した後、■ｎ−Ｓｎ合金（８ｎ ９重量％）をターゲッ
トに使用し基材温度を４０℃に保ったまま、マグネトロ
ン方式直流スパッタリング装置により反応性スパッタリ
ングを行ない、基材全面にＩＴＯ膜を６００にの膜厚で
形成した。この時のスパッタリング雰囲気は、酸素分圧
が５．ＯＸ １０ ’Ｔｏｒｒ、アルゴン分圧が４．Ｏ
Ｘ Ｉ Ｏ”Ｔｏｒｒであった。次にポジレジスト（シ
ブレイＡＺ−１３５０） を使用して、レジストパタ
ーンを形成した後、３体積％濃度の希塩酸で化学エツチ
ングを行ない上部画素電極を形成した。
成されたソーダガラス基材に下部透明電極を形成するた
ぬ、ポジレジスト（シブレイＡＺ−１３５０）を用い化
学エツチング法によりパターン化を行なった。次に同じ
ポジレジストを使用して、スルーホール形成用リフトオ
フパターンを形成し、ＳｉＯ２をマグネトロン方式高周
波スパッタリング装置により６０００にの膜厚で成膜し
、絶縁層とした。スルーホールをリフトオフにより形成
した後、■ｎ−Ｓｎ合金（８ｎ ９重量％）をターゲッ
トに使用し基材温度を４０℃に保ったまま、マグネトロ
ン方式直流スパッタリング装置により反応性スパッタリ
ングを行ない、基材全面にＩＴＯ膜を６００にの膜厚で
形成した。この時のスパッタリング雰囲気は、酸素分圧
が５．ＯＸ １０ ’Ｔｏｒｒ、アルゴン分圧が４．Ｏ
Ｘ Ｉ Ｏ”Ｔｏｒｒであった。次にポジレジスト（シ
ブレイＡＺ−１３５０） を使用して、レジストパタ
ーンを形成した後、３体積％濃度の希塩酸で化学エツチ
ングを行ない上部画素電極を形成した。
レジストを剥膜した後、３５０℃で３０分間大気中で焼
成を行ない上部画素電極の耐薬品性の改善を行ない液晶
ディスプレイ用二層配線基板を完成した。
成を行ない上部画素電極の耐薬品性の改善を行ない液晶
ディスプレイ用二層配線基板を完成した。
第１図は、本発明による二層配線基板の一例を示す斜視
図であり、第２図から第６図までは、□本発明の二層配
線基板の製造方法の一実施例を順に示す説明図である。 （ｉ）・・・ガラス基材 （２）・・・下部透明電極 （３）・・・絶縁層 （４）・・・スルーホール （５）・・・上部画素電極 （６）・・・上部画素電極用ＩＴＯ膜 （７）・・・フォトレジスト
図であり、第２図から第６図までは、□本発明の二層配
線基板の製造方法の一実施例を順に示す説明図である。 （ｉ）・・・ガラス基材 （２）・・・下部透明電極 （３）・・・絶縁層 （４）・・・スルーホール （５）・・・上部画素電極 （６）・・・上部画素電極用ＩＴＯ膜 （７）・・・フォトレジスト
Claims (1)
- 【特許請求の範囲】 １）ＩＴＯ（インジウム−スズ酸化物）を材料とする下
部透明電極を有するガラス基板上に有機物又は無機物よ
りなる絶縁層を介してＩＴＯを材料とする上部画素電極
を形成し、該上部画素電極と該下部透明電極間の導通は
絶縁層に形成したスルーホールにより得る構造を有する
液晶ディスプレイ用二層配線基板の製造方法において、 （ｉ）スパッタリング成膜時の基材温度１５０℃以下で
行なう低温スパッタリング法により形成された上部画素
電極用ＩＴＯ透明導電膜を下部透明電極に損傷を与えな
いエッチング液を用い選択的フォトエッチングして上部
画素電極とする工程、 （ｉｉ）エッチング終了後２５０℃以上の温度で基材を
加熱する工程、 を特徴とする液晶ディスプレイ用二層配線基板の製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60179978A JP2773111B2 (ja) | 1985-08-15 | 1985-08-15 | 二層配線基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60179978A JP2773111B2 (ja) | 1985-08-15 | 1985-08-15 | 二層配線基板の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6239821A true JPS6239821A (ja) | 1987-02-20 |
| JP2773111B2 JP2773111B2 (ja) | 1998-07-09 |
Family
ID=16075310
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60179978A Expired - Lifetime JP2773111B2 (ja) | 1985-08-15 | 1985-08-15 | 二層配線基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2773111B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0239128A (ja) * | 1988-07-29 | 1990-02-08 | Hitachi Ltd | アクティブマトリクス液晶表示装置 |
-
1985
- 1985-08-15 JP JP60179978A patent/JP2773111B2/ja not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0239128A (ja) * | 1988-07-29 | 1990-02-08 | Hitachi Ltd | アクティブマトリクス液晶表示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2773111B2 (ja) | 1998-07-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4458563B2 (ja) | 薄膜トランジスタの製造方法およびこれを用いた液晶表示装置の製造方法 | |
| JPH07114841A (ja) | 透明導電膜、その形成方法および透明導電膜の加工方法 | |
| CN102456619A (zh) | 阵列基板及其制造方法和液晶显示器 | |
| JPS62131578A (ja) | 薄膜トランジスタの製造方法 | |
| JPH04229595A (ja) | 特にエレクトロルミネセントディスプレイのための薄膜マトリクス構成 | |
| US5963826A (en) | Method of forming contact hole and multilayered lines structure | |
| JPS6349914B2 (ja) | ||
| JPS6239821A (ja) | 二層配線基板の製造方法 | |
| CN109801929B (zh) | 一种阵列基板及其制造方法 | |
| JP3195837B2 (ja) | 液晶表示装置およびその製造方法 | |
| CN109920829A (zh) | Oled背板及其制作方法 | |
| JP3636255B2 (ja) | 電極の形成方法 | |
| CN109860106B (zh) | 一种显示基板的制备方法 | |
| JPH02281237A (ja) | 表示装置の電極構造 | |
| JPS60161686A (ja) | 薄膜非線形素子の製造方法 | |
| JP3528571B2 (ja) | Ｅｌ素子およびその製造方法 | |
| JPH05224220A (ja) | 液晶表示素子用基板のパタ−ン形成方法 | |
| JPH06308539A (ja) | マトリクスアレイ基板の製造方法 | |
| JP2001337619A (ja) | アレイ基板の製造方法 | |
| JP2921503B2 (ja) | 電気的コンタクトの製造方法 | |
| JPS58137908A (ja) | 透明電極の形成方法 | |
| JPH0690954B2 (ja) | エレクトロルミネツセントデイスプレイ用透明電極の形成方法 | |
| JPH0466919A (ja) | 液晶表示装置の製造方法 | |
| JPS6269659A (ja) | 非線形抵抗素子の製造方法 | |
| JPS61170725A (ja) | 液晶表示装置 |