JPS6239852B2 - - Google Patents
Info
- Publication number
- JPS6239852B2 JPS6239852B2 JP4625981A JP4625981A JPS6239852B2 JP S6239852 B2 JPS6239852 B2 JP S6239852B2 JP 4625981 A JP4625981 A JP 4625981A JP 4625981 A JP4625981 A JP 4625981A JP S6239852 B2 JPS6239852 B2 JP S6239852B2
- Authority
- JP
- Japan
- Prior art keywords
- bit
- output
- code
- input
- linear
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000006243 chemical reaction Methods 0.000 claims description 10
- 230000004044 response Effects 0.000 claims description 3
- 101150065817 ROM2 gene Proteins 0.000 description 9
- 238000010586 diagram Methods 0.000 description 2
- 238000012544 monitoring process Methods 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M7/00—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
- H03M7/30—Compression; Expansion; Suppression of unnecessary data, e.g. redundancy reduction
- H03M7/50—Conversion to or from non-linear codes, e.g. companding
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
- Transmission Systems Not Characterized By The Medium Used For Transmission (AREA)
- Reduction Or Emphasis Of Bandwidth Of Signals (AREA)
Description
本発明は、線形PCM符号を非線形PCM符号に
変換する符号変換回路に関し、特に、ビツトステ
イールによつて回線信号を伝送することができる
符号変換回路に関する。 C.C.I.T.T.（The International Telegraph
and Telephone Consultative Committee）で
は、商用品質の音声周波信号の符号化には、８ビ
ツトのμ法則またはＡ法則の折線圧伸符号（非線
形符号）を用いるべきであることを勧告している
（C.C.I.T.T.勧告G.711、1977年International
Telecommunication Union発行C.C.I.T.T.Sixth
Plenary Assembly Orange Book Volume −
２）。 このような折線圧伸形の非線形PCM符号は、
線形PCM符号との対応が数字的に正確に定義さ
れており、非線形PCM符号を線形PCM符号に変
換（伸長）すること、あるいは線形PCM符号か
ら非線形PCM符号を成生（圧縮）する操作はデ
ジタルで容易に行なうことができる特徴がある。
日米のデジタル網１次群（1.544MHz）では、μ
法則非線形符号を採用しダイヤルおよび回線の接
続監視等に使用される回線信号（Signaling）送
受のためのビツトステイールを行なつている。ビ
ツトステイールとは、６フレームに１回μ法則非
線形PCM符号を７ビツト化し、残りの１ビツト
に回線信号を挿入することをいう。このため、６
フレームに１回７ビツトのPCM符号を送る必要
があり、８ビツトのPCM符号と７ビツトのPCM
符号とでは線形PCM符号との対応関係が異な
る。 第１表(1)〜(4)は８ビツトμ法則非線形PCM符
号と線形PCM符号との対応を示し、第２表(1)お
よび(2)は７ビツトμ法則非線形PCM符号と線形
PCM符号との対応を示す。これらの表中ｘは、
14デジツトの入力線形PCM符号“b1、b2、……
…、b14”の10進表示である。ただし、b14＝２゜
とし、極性を示すビツトb1は除かれている。ま
た、第１表(1)〜(4)は８ビツト非線形PCM符号の
うち極性を示すB1ビツトを除き、絶体値を示す
“B2、B3、………B8”ビツトのみを示している。
極性ビツトb1およびB1は、“１”が正極性を示し
“０”が負極性を示すが表には示されていない。
また、第２表(1)、(2)においては、極性ビツトb1お
よびB1は同様に省略され、さらにステイールさ
れるビツトB8も示されていない。第１表若しく
は第２表に従つて線形PCM符号を非線形PCM符
号に変換するには、読出し専用メモリ（ROM）
を使えば実現可能である。すなわち、ROMのア
ドレスに線形PCM符号の絶対値13ビツトとビツ
トステイールのための情報１ビツトを加え、該当
アドレスに第１表または第２表の対応則に従つた
データを格納しておけば良い。しかし、上述の構
成によればROMの容量が214＝16384ワード必要
であるから大容量のROMを必要とする欠点があ
り経済的でない。
変換する符号変換回路に関し、特に、ビツトステ
イールによつて回線信号を伝送することができる
符号変換回路に関する。 C.C.I.T.T.（The International Telegraph
and Telephone Consultative Committee）で
は、商用品質の音声周波信号の符号化には、８ビ
ツトのμ法則またはＡ法則の折線圧伸符号（非線
形符号）を用いるべきであることを勧告している
（C.C.I.T.T.勧告G.711、1977年International
Telecommunication Union発行C.C.I.T.T.Sixth
Plenary Assembly Orange Book Volume −
２）。 このような折線圧伸形の非線形PCM符号は、
線形PCM符号との対応が数字的に正確に定義さ
れており、非線形PCM符号を線形PCM符号に変
換（伸長）すること、あるいは線形PCM符号か
ら非線形PCM符号を成生（圧縮）する操作はデ
ジタルで容易に行なうことができる特徴がある。
日米のデジタル網１次群（1.544MHz）では、μ
法則非線形符号を採用しダイヤルおよび回線の接
続監視等に使用される回線信号（Signaling）送
受のためのビツトステイールを行なつている。ビ
ツトステイールとは、６フレームに１回μ法則非
線形PCM符号を７ビツト化し、残りの１ビツト
に回線信号を挿入することをいう。このため、６
フレームに１回７ビツトのPCM符号を送る必要
があり、８ビツトのPCM符号と７ビツトのPCM
符号とでは線形PCM符号との対応関係が異な
る。 第１表(1)〜(4)は８ビツトμ法則非線形PCM符
号と線形PCM符号との対応を示し、第２表(1)お
よび(2)は７ビツトμ法則非線形PCM符号と線形
PCM符号との対応を示す。これらの表中ｘは、
14デジツトの入力線形PCM符号“b1、b2、……
…、b14”の10進表示である。ただし、b14＝２゜
とし、極性を示すビツトb1は除かれている。ま
た、第１表(1)〜(4)は８ビツト非線形PCM符号の
うち極性を示すB1ビツトを除き、絶体値を示す
“B2、B3、………B8”ビツトのみを示している。
極性ビツトb1およびB1は、“１”が正極性を示し
“０”が負極性を示すが表には示されていない。
また、第２表(1)、(2)においては、極性ビツトb1お
よびB1は同様に省略され、さらにステイールさ
れるビツトB8も示されていない。第１表若しく
は第２表に従つて線形PCM符号を非線形PCM符
号に変換するには、読出し専用メモリ（ROM）
を使えば実現可能である。すなわち、ROMのア
ドレスに線形PCM符号の絶対値13ビツトとビツ
トステイールのための情報１ビツトを加え、該当
アドレスに第１表または第２表の対応則に従つた
データを格納しておけば良い。しかし、上述の構
成によればROMの容量が214＝16384ワード必要
であるから大容量のROMを必要とする欠点があ
り経済的でない。
【表】
【表】
【表】
【表】
【表】
【表】
【表】
【表】
【表】
【表】
【表】
【表】
本発明の目的は、上述のように大容量のROM
を使用せず、線形PCM符号を、ビツトステイー
ルの場合を含むμ法則非線形符号に変換すること
のできる線形−非線形符号変換回路を提供するこ
とにある。 本発明の変換回路は、 12ビツト入力７ビツト出力の符号変換用読出し
専用メモリと、常時は“１”を出力しビツトステ
イール信号に応答して“２”を出力する第１の選
択回路と、前記読出し専用メモリの最下位ビツト
出力と回線信号とを入力して常時は前記読出し専
用メモリの最下位ビツトを選択出力しビツトステ
イール信号により前記回線信号を選択出力する第
２の選択回路と、線形PCM符号の極性ビツトを
除く13ビツトの線形２進符号と前記第１の選択回
路の出力符号とを加算する加算器とを備え、該加
算器の出力の上位12ビツトを前記符号変換用読出
し専用メモリのアドレスに入力させ、該メモリ出
力の上位６ビツトと前記第２の選択回路の出力と
によつて７ビツトの非線形符号又は６ビツトの非
線形符号と回線信号符号とを出力するように構成
したことを特徴とする。 次に、本発明について、図面を参照して詳細に
説明する。 図は、本発明の一実施例を示す回路図である。
すなわち、入力端子５および６（複数）に線形
PCM符号を入力させる。入力端子５に入力した
極性ビツトb1は、そのまま出力端子１１から極性
ビツトB1として出力される。入力端子６には線
形PCM符号の絶対値を表わすビツトb2〜b14の13
ビツトが入力され、常時は選択回路３の選択出力
“１”と加算器１によつて加算され、その上位12
ビツトがROM２のアドレスに入力される。端子
８からビツトステイール信号が入力し、前記選択
回路３のセレクト端子Ｓに加わると選択回路３は
端子１０から入力した信号“２”を選択出力して
前記加算器１に与える。従つて、この場合は前記
ROM２のアドレス入力には、入力線形PCM符号
に“２”を加えた符号の上位12ビツトが入力する
ことになる。ROM２には、入力アドレスに対応
する位置にあらかじめ第３表(1)〜(4)に示す非線形
符号B2〜B8を記憶させてある。従つて、ROM２
は、アドレス入力に対応する第３表(1)〜(4)の非線
形符号B2〜B8を出力し、そのうちB2〜B7は直接
端子１２（複数）に出力し、ビツトB8は選択回
路４のＡ端子に入力させる。選択回路４のＢ端子
には回線信号が入力されている。そして、選択回
路４は、常時は、端子Ａに入力した前記ビツト
B8を選択して端子１３に出力するが、端子８か
らビツトステイール信号が入力してセレクト端子
Ｓに与えられたときは、前記端子Ｂに入力してい
る回線信号を選択して端子１３に出力する。 従つて、端子１３には常時は非線形符号のビツ
トB8が出力されるがビツトステイール時には前
記ビツトB8に代えて回線信号が出力されること
になる。端子１２には、いずれの場合にも非線形
符号ビツトB2〜B7が出力され、端子１１には極
性ビツトが出力されていることは前述した。以上
の構成により入力端子５および６に入力した線形
PCM符号b1〜b14が非線形符号B1〜B8またはB1〜
B7と回線信号とに変換されて出力端子１１〜１
３に出力されることになる。以下その理由につい
て説明する。 先ず、第３表(1)〜(4)は、第１表の線形PCM符
号のｘ欄の数値に“１”を加えた符号x′が10進表
示で示された表である。従つて、例えば端子６に
入力した入力線形PCM符号のビツトb2〜b14が
“３”の２進表示であるとすれば、加算器１で
“１”を加算された加算器１の出力符号b2′〜b′14
の10進表示x′は“４”であるからその上位12ビツ
トをROM２のアドレス入力に入力させると、そ
の出力ビツトB2〜B8は、第３表(1)に示す通り
“1111101”となる。なお、加算器１の出力の最下
位１ビツトb′14は“１”であつても“０”であつ
てもROM２の出力符号は同じである。そして、
ビツトステイール時でないときは、選択回路４は
ROM２の出力ビツトB8をそのまま出力端子１３
に出力している。従つて、入力線形符号“b2〜
b14”が“３”のとき出力非線形符号は
“1111101”となり、前記第１表(1)に示した線形−
非線形符換が行なわれることが理解される。入力
符号が他の数値であるときでも同様である。
を使用せず、線形PCM符号を、ビツトステイー
ルの場合を含むμ法則非線形符号に変換すること
のできる線形−非線形符号変換回路を提供するこ
とにある。 本発明の変換回路は、 12ビツト入力７ビツト出力の符号変換用読出し
専用メモリと、常時は“１”を出力しビツトステ
イール信号に応答して“２”を出力する第１の選
択回路と、前記読出し専用メモリの最下位ビツト
出力と回線信号とを入力して常時は前記読出し専
用メモリの最下位ビツトを選択出力しビツトステ
イール信号により前記回線信号を選択出力する第
２の選択回路と、線形PCM符号の極性ビツトを
除く13ビツトの線形２進符号と前記第１の選択回
路の出力符号とを加算する加算器とを備え、該加
算器の出力の上位12ビツトを前記符号変換用読出
し専用メモリのアドレスに入力させ、該メモリ出
力の上位６ビツトと前記第２の選択回路の出力と
によつて７ビツトの非線形符号又は６ビツトの非
線形符号と回線信号符号とを出力するように構成
したことを特徴とする。 次に、本発明について、図面を参照して詳細に
説明する。 図は、本発明の一実施例を示す回路図である。
すなわち、入力端子５および６（複数）に線形
PCM符号を入力させる。入力端子５に入力した
極性ビツトb1は、そのまま出力端子１１から極性
ビツトB1として出力される。入力端子６には線
形PCM符号の絶対値を表わすビツトb2〜b14の13
ビツトが入力され、常時は選択回路３の選択出力
“１”と加算器１によつて加算され、その上位12
ビツトがROM２のアドレスに入力される。端子
８からビツトステイール信号が入力し、前記選択
回路３のセレクト端子Ｓに加わると選択回路３は
端子１０から入力した信号“２”を選択出力して
前記加算器１に与える。従つて、この場合は前記
ROM２のアドレス入力には、入力線形PCM符号
に“２”を加えた符号の上位12ビツトが入力する
ことになる。ROM２には、入力アドレスに対応
する位置にあらかじめ第３表(1)〜(4)に示す非線形
符号B2〜B8を記憶させてある。従つて、ROM２
は、アドレス入力に対応する第３表(1)〜(4)の非線
形符号B2〜B8を出力し、そのうちB2〜B7は直接
端子１２（複数）に出力し、ビツトB8は選択回
路４のＡ端子に入力させる。選択回路４のＢ端子
には回線信号が入力されている。そして、選択回
路４は、常時は、端子Ａに入力した前記ビツト
B8を選択して端子１３に出力するが、端子８か
らビツトステイール信号が入力してセレクト端子
Ｓに与えられたときは、前記端子Ｂに入力してい
る回線信号を選択して端子１３に出力する。 従つて、端子１３には常時は非線形符号のビツ
トB8が出力されるがビツトステイール時には前
記ビツトB8に代えて回線信号が出力されること
になる。端子１２には、いずれの場合にも非線形
符号ビツトB2〜B7が出力され、端子１１には極
性ビツトが出力されていることは前述した。以上
の構成により入力端子５および６に入力した線形
PCM符号b1〜b14が非線形符号B1〜B8またはB1〜
B7と回線信号とに変換されて出力端子１１〜１
３に出力されることになる。以下その理由につい
て説明する。 先ず、第３表(1)〜(4)は、第１表の線形PCM符
号のｘ欄の数値に“１”を加えた符号x′が10進表
示で示された表である。従つて、例えば端子６に
入力した入力線形PCM符号のビツトb2〜b14が
“３”の２進表示であるとすれば、加算器１で
“１”を加算された加算器１の出力符号b2′〜b′14
の10進表示x′は“４”であるからその上位12ビツ
トをROM２のアドレス入力に入力させると、そ
の出力ビツトB2〜B8は、第３表(1)に示す通り
“1111101”となる。なお、加算器１の出力の最下
位１ビツトb′14は“１”であつても“０”であつ
てもROM２の出力符号は同じである。そして、
ビツトステイール時でないときは、選択回路４は
ROM２の出力ビツトB8をそのまま出力端子１３
に出力している。従つて、入力線形符号“b2〜
b14”が“３”のとき出力非線形符号は
“1111101”となり、前記第１表(1)に示した線形−
非線形符換が行なわれることが理解される。入力
符号が他の数値であるときでも同様である。
【表】
【表】
【表】
【表】
【表】
【表】
【表】
【表】
次に、ビツトステイール信号が端子８から入力
しているときは、選択回路３は、端子１０から入
力した信号“１”を選択出力している。そして、
入力端子６に入力した線形PCM符号のビツトb2
〜b14は、加算器１によつて“２”が加算され
る。従つて、例えば入力線形PCM符号b2〜b14が
“２”であるとすると、ROM２のアドレス入力は
“４”となる。ROM２のアドレスとその記憶状態
は第３表(1)および(2)に示された通りになつている
から、上記アドレス入力“４”に対してはROM
２の出力ビツトB2〜B8は“1111101”である。一
方、第４表(1)および(2)には、前記第２表(1)および
(2)に示したビツトステイール時の入力線形PCM
符号b2〜b14（10進表示ｘ）に“２”を加えた線
形PCM符号b″2〜b″14の10進表示x″に対応した非
線形符号B2〜B7が示されている。第４表(1)およ
び(2)のB2〜B7と前記第３表(1)〜(4)に示されたB2
〜B8を比較すると、線形符号x″とx′が同じであれ
ば非線形符号B2〜B7は同じである。従つて、前
記第３表(1)〜(4)に対応した記憶内容を持つROM
２の出力ビツトのうちB2〜B7を使用すればビツ
トステイール時における非線形符号を得ることが
できるのである。例えば、上述の場合では、
ROM２の出力ビツトB2〜B7は“111110”であ
り、第４表(1)のx″が“４”の場合に相当し、か
つ、第２表のｘが“２”の場合に相当している。 すなわち、第２表(1)および(2)に示したビツトス
テイール時の線形−非線形符号変換が可能であ
る。
しているときは、選択回路３は、端子１０から入
力した信号“１”を選択出力している。そして、
入力端子６に入力した線形PCM符号のビツトb2
〜b14は、加算器１によつて“２”が加算され
る。従つて、例えば入力線形PCM符号b2〜b14が
“２”であるとすると、ROM２のアドレス入力は
“４”となる。ROM２のアドレスとその記憶状態
は第３表(1)および(2)に示された通りになつている
から、上記アドレス入力“４”に対してはROM
２の出力ビツトB2〜B8は“1111101”である。一
方、第４表(1)および(2)には、前記第２表(1)および
(2)に示したビツトステイール時の入力線形PCM
符号b2〜b14（10進表示ｘ）に“２”を加えた線
形PCM符号b″2〜b″14の10進表示x″に対応した非
線形符号B2〜B7が示されている。第４表(1)およ
び(2)のB2〜B7と前記第３表(1)〜(4)に示されたB2
〜B8を比較すると、線形符号x″とx′が同じであれ
ば非線形符号B2〜B7は同じである。従つて、前
記第３表(1)〜(4)に対応した記憶内容を持つROM
２の出力ビツトのうちB2〜B7を使用すればビツ
トステイール時における非線形符号を得ることが
できるのである。例えば、上述の場合では、
ROM２の出力ビツトB2〜B7は“111110”であ
り、第４表(1)のx″が“４”の場合に相当し、か
つ、第２表のｘが“２”の場合に相当している。 すなわち、第２表(1)および(2)に示したビツトス
テイール時の線形−非線形符号変換が可能であ
る。
【表】
【表】
【表】
【表】
そして、選択回路４は、ビツトステイール信号
が端子Ｓに入力されているから、端子７に入力し
た回線信号を選択して端子１３に出力する。端子
１１には端子５に入力した線形PCM符号のビツ
トb1がそのまま非線形符号出力のビツトB1として
出力される。以上により前述した通り端子１１〜
１３にビツトステイール時の非線形符号および回
線信号が変換出力される。 以上総合して、平常時およびビツトステイール
時における入力線形PCM符号b1〜b14が非線形符
号B1〜B8またはB1〜B7と回線信号に変換されて
端子１１〜１３に出力されることが理解される。 上述の構成ではROM２の容量は212すなわち
4096ワードで足りる。従来のように214＝16384の
大容量は必要でなく1/4の容量でよいから非常に
経済的である。 以上のように、本発明においては、入力線形
PCM符号の絶体値を表わすビツトに、常時は
“１”を加え、ビツトステイール時には“２”を
加えてその上位12ビツトをROMに入力させ、該
当番地のROMの記憶内容を出力させ、平常時に
はそのまま、ビツトステイール時には最下位ビツ
トに代えて回線信号を選択挿入するように構成さ
れているから小さい容量のROMを使用して線形
PCM符号をビツトステイールを含む非線形符号
に変換することが可能である。前記ROMの容量
が小さいから経済的に提供することができる。
が端子Ｓに入力されているから、端子７に入力し
た回線信号を選択して端子１３に出力する。端子
１１には端子５に入力した線形PCM符号のビツ
トb1がそのまま非線形符号出力のビツトB1として
出力される。以上により前述した通り端子１１〜
１３にビツトステイール時の非線形符号および回
線信号が変換出力される。 以上総合して、平常時およびビツトステイール
時における入力線形PCM符号b1〜b14が非線形符
号B1〜B8またはB1〜B7と回線信号に変換されて
端子１１〜１３に出力されることが理解される。 上述の構成ではROM２の容量は212すなわち
4096ワードで足りる。従来のように214＝16384の
大容量は必要でなく1/4の容量でよいから非常に
経済的である。 以上のように、本発明においては、入力線形
PCM符号の絶体値を表わすビツトに、常時は
“１”を加え、ビツトステイール時には“２”を
加えてその上位12ビツトをROMに入力させ、該
当番地のROMの記憶内容を出力させ、平常時に
はそのまま、ビツトステイール時には最下位ビツ
トに代えて回線信号を選択挿入するように構成さ
れているから小さい容量のROMを使用して線形
PCM符号をビツトステイールを含む非線形符号
に変換することが可能である。前記ROMの容量
が小さいから経済的に提供することができる。
図は本発明の一実施例を示すブロツク図であ
る。 図において、１……加算器、２……読出し専用
メモリ、３……第１の選択回路、４……第２の選
択回路、５，６……線形PCM符号入力端子、７
……回線信号入力端子、８……ビツトステイール
信号入力端子、９……“１”信号入力端子、１０
……“２”信号入力端子、１１〜１３……非線形
符号出力端子。
る。 図において、１……加算器、２……読出し専用
メモリ、３……第１の選択回路、４……第２の選
択回路、５，６……線形PCM符号入力端子、７
……回線信号入力端子、８……ビツトステイール
信号入力端子、９……“１”信号入力端子、１０
……“２”信号入力端子、１１〜１３……非線形
符号出力端子。
Claims (1)
- 【特許請求の範囲】 １ 入力が12ビツトで出力が７ビツトの符号変換
用読出し専用メモリ２と、 ビツトステイール信号に応答して“２”を出力
しそれ以外は“１”を出力する第１の選択回路３
と、 前記読出し専用メモリの最下位ビツト出力およ
び回線信号を入力してビツトステイール信号によ
り前記回線信号を選択出力しそれ以外は前記読出
し専用メモリの最下位ビツトを選択出力する第２
の選択回路４と、 線形PCM符号の極性ビツトを除く13ビツトの
線形２進符号および前記第１の選択回路の出力符
号を加算する加算器と を備え、 該加算器の出力の上位12ビツトが前記符号変換
用読出し専用メモリのアドレスに入力され、該メ
モリ出力の上位６ビツトおよび前記第２の選択回
路の出力が出力端子に接続されたことを特徴とす
る線形−非線形符号変換回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4625981A JPS57162543A (en) | 1981-03-31 | 1981-03-31 | Linear-to-nonlinear code converting circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4625981A JPS57162543A (en) | 1981-03-31 | 1981-03-31 | Linear-to-nonlinear code converting circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS57162543A JPS57162543A (en) | 1982-10-06 |
| JPS6239852B2 true JPS6239852B2 (ja) | 1987-08-25 |
Family
ID=12742195
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4625981A Granted JPS57162543A (en) | 1981-03-31 | 1981-03-31 | Linear-to-nonlinear code converting circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS57162543A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0739949U (ja) * | 1993-12-27 | 1995-07-18 | 北越消雪機械工業株式会社 | 散水ノズル |
-
1981
- 1981-03-31 JP JP4625981A patent/JPS57162543A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0739949U (ja) * | 1993-12-27 | 1995-07-18 | 北越消雪機械工業株式会社 | 散水ノズル |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS57162543A (en) | 1982-10-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0216488B1 (en) | Digital signal processor | |
| US4661946A (en) | Digital switch module having encoding law conversion capability | |
| JPS59108146A (ja) | デイジタル信号に係数をデイジタル的に掛けるための装置 | |
| JPS5852376B2 (ja) | デイジタル・エコ−キヤンセラ− | |
| JPH0238033B2 (ja) | ||
| US4190744A (en) | Circuit arrangement and process for producing conference connections between three conference parties in a PCM time multiplex switching system | |
| JPS6239852B2 (ja) | ||
| JPS6188646A (ja) | 圧伸ｐｃｍ音声デ−タ処理方法及び装置 | |
| JPS607420B2 (ja) | 符号変換器 | |
| JPS59225656A (ja) | 音声ダイヤル電話端末 | |
| EP0093022B1 (en) | Apparatus for generating a plurality of electric signals | |
| JPS6247256A (ja) | フアクシミリ装置 | |
| JPS6147466B2 (ja) | ||
| JPS5871741A (ja) | 符号変換器 | |
| JP2530817B2 (ja) | 直線一非直線符号変換方法および変換回路 | |
| JP3019119B2 (ja) | 移動電話 | |
| JPH0328626Y2 (ja) | ||
| JPS57204931A (en) | Nonlinear converter | |
| JPH0350997A (ja) | 時分割交換回路 | |
| JP3241558B2 (ja) | Ａｔｍ加入者線端局装置におけるｖｐｉ変換方式 | |
| JP3080152B2 (ja) | 漢字データ送信装置及び漢字データ受信装置 | |
| KR950007402Y1 (ko) | A/d변환기의 분해능 향상 회로 | |
| JPS6152699A (ja) | デイジタル音声加算器 | |
| KR960020159A (ko) | 비동기 전송 모드에서의 호출 파티 넘버 메세지 생성방법 | |
| GB2194120A (en) | Conference bridge system |