JPS5871741A - 符号変換器 - Google Patents
符号変換器Info
- Publication number
- JPS5871741A JPS5871741A JP17011281A JP17011281A JPS5871741A JP S5871741 A JPS5871741 A JP S5871741A JP 17011281 A JP17011281 A JP 17011281A JP 17011281 A JP17011281 A JP 17011281A JP S5871741 A JPS5871741 A JP S5871741A
- Authority
- JP
- Japan
- Prior art keywords
- code
- bits
- bit
- pit
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000000295 complement effect Effects 0.000 claims abstract description 21
- 230000015654 memory Effects 0.000 claims description 10
- 238000006243 chemical reaction Methods 0.000 description 3
- 238000000034 method Methods 0.000 description 2
- 230000011664 signaling Effects 0.000 description 2
- 101100087530 Caenorhabditis elegans rom-1 gene Proteins 0.000 description 1
- 101100305983 Mus musculus Rom1 gene Proteins 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 239000011295 pitch Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M7/00—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
- H03M7/30—Compression; Expansion; Suppression of unnecessary data, e.g. redundancy reduction
- H03M7/50—Conversion to or from non-linear codes, e.g. companding
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Transmission Systems Not Characterized By The Medium Used For Transmission (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、線形PCM (Pu1se Code Mo
dulation)符号を非線形PCM符号に変換する
ための符号変換器に関する。
dulation)符号を非線形PCM符号に変換する
ための符号変換器に関する。
音声周波信号を対象とするPCM方式では、小振幅領域
は細かく、大振幅領域では粗く量子化する非線形符号化
を行なっている。C−C−I−T、 T、 (’The
International Telegraph a
nd Te1ephoneConsultative
Comm1ttee )では、商用品質の音声周波信号
の符号化には、8ピツトのμ法則またはA法則の折線圧
伸符号を用いるべきであることを勧告している( C,
C,1,T、 T、 Recommendation
G。
は細かく、大振幅領域では粗く量子化する非線形符号化
を行なっている。C−C−I−T、 T、 (’The
International Telegraph a
nd Te1ephoneConsultative
Comm1ttee )では、商用品質の音声周波信号
の符号化には、8ピツトのμ法則またはA法則の折線圧
伸符号を用いるべきであることを勧告している( C,
C,1,T、 T、 Recommendation
G。
711.1977年International Te
lecommuni−cation Union発行の
C,C,1,T、 T、 5ixth Plenary
Assembly Green Book Volum
e m−2) oこのような折線圧伸形の非線形PCM
符号は、線形PCM符号との対応が数字的に正確按定義
されておシ、非線形PCM符号を線形PCM符号に変換
する(伸長)あるいは線形PCM符号がら非線形PCM
符号を得る(圧m)等の操作がディジタルで容易に行な
えるという特徴がある。
lecommuni−cation Union発行の
C,C,1,T、 T、 5ixth Plenary
Assembly Green Book Volum
e m−2) oこのような折線圧伸形の非線形PCM
符号は、線形PCM符号との対応が数字的に正確按定義
されておシ、非線形PCM符号を線形PCM符号に変換
する(伸長)あるいは線形PCM符号がら非線形PCM
符号を得る(圧m)等の操作がディジタルで容易に行な
えるという特徴がある。
日米のディソタル網1次群(1,544MHz )では
μ法則非線形符号を使用し、信号(Signaling
)送受のためピットスティールという手法を用いている
。ピットスティールとは6フレームに1回μ法則非線形
PCM符号を7ビツト化し、残シの1ビツトに信号を挿
入する方法である。このため8ピツトと7ビツトの非線
形PCM符号では線形PCM符号との対応関係が変化す
る。
μ法則非線形符号を使用し、信号(Signaling
)送受のためピットスティールという手法を用いている
。ピットスティールとは6フレームに1回μ法則非線形
PCM符号を7ビツト化し、残シの1ビツトに信号を挿
入する方法である。このため8ピツトと7ビツトの非線
形PCM符号では線形PCM符号との対応関係が変化す
る。
非線形PCM符号を線形PCM符号に変換するには。
読出し専用メモリ(Read 0nly Memory
: ROM )を用いれば簡単に実現できる。8ピツ
トの非線形PCM符号BI e B2 +・・・、B8
にピットスティールを示す信号の計9ビットをアドレス
大刀とするROMを用い、そのアドレス位置に対応する
線形PCM符号を格納しておけばよく、必要とされるR
OMの容量も2=512ワードにすぎない。
: ROM )を用いれば簡単に実現できる。8ピツ
トの非線形PCM符号BI e B2 +・・・、B8
にピットスティールを示す信号の計9ビットをアドレス
大刀とするROMを用い、そのアドレス位置に対応する
線形PCM符号を格納しておけばよく、必要とされるR
OMの容量も2=512ワードにすぎない。
しかし逆に、線形PCM符号を非線形PCM符号に変換
する場合、全ての対応関係を直接ROMにストアしてお
く方法は能率的ではない。これは。
する場合、全ての対応関係を直接ROMにストアしてお
く方法は能率的ではない。これは。
(13+1)ピットの線形PCM符号の全ての組合合に
対応したROMアドレスを用意するには214ワードと
込う大容量のROMを必要とするためである。
対応したROMアドレスを用意するには214ワードと
込う大容量のROMを必要とするためである。
本発明の目的は、このように大容量のROMを必要とせ
ずに、線形PCM符号を、ピットスティールを含むμ法
則非線形PCM符号に、変換することのできも符号変換
器を提供することにある。
ずに、線形PCM符号を、ピットスティールを含むμ法
則非線形PCM符号に、変換することのできも符号変換
器を提供することにある。
一般に、 PCM方式に用いられる装置には、2の補数
表示の線形PCM符号を出力するものが多い。
表示の線形PCM符号を出力するものが多い。
このように線形PCM符号には一般に2の補数表示がよ
く使用されるため9本発明の別の目的は、2の補数表示
の線形PCM符号を直接、非線形PCM符号に変換する
ことにある。
く使用されるため9本発明の別の目的は、2の補数表示
の線形PCM符号を直接、非線形PCM符号に変換する
ことにある。
本発明によれば、2の補数表示された線形PCM符号1
4ビツトの下位13ビツトをそれぞれ13個の排他的論
理和回路の各々の1人力に接続し。
4ビツトの下位13ビツトをそれぞれ13個の排他的論
理和回路の各々の1人力に接続し。
該排他的論理和回路の各々の残り1人力にはすべて該線
形PCM符号14ビツトの最上位ピットを接続し、該排
他的論理和回路の出力13個をピットスティール時は3
4を、ピットスティール時でないときは33を加算する
13ビツト加算器に入力し、該加算器の出力13ビット
中上位12ビットをさらに、上位8ビツトグルーグと、
一部に該上位8ピ、トゲループ内に属するピットを含む
下位8ビツトグループとに、2分割し、該上位8ビツト
グループの符号によりアドレス指定される第1及び第2
の読み出し専用メモリと、該下位8ビツトグループの符
号によりアドレス指定される第3の読み出し専用メモリ
とを設け、該第1の読み出し専用メモリの3出力を出力
非線形PCM符号8ビツト中の3ビ、トとし、該第2及
び第3の読み出し専用メモリの3出力をそれぞれ互いに
接続した3ビツトを前記出力非線形PCM符号8ピツト
の残り5ビツト中の3ビツトとし、該第2及び第3の読
み出し専用メモリの残シ1出力を互いに接続したものと
信号(即ちシダナリング)とのうちピットスティール時
には前者を、ピットスティール時でない時には後者を2
選択する選択器の出力を、前記出力非線形PCM符号8
ビツトの残シ2ビット中の1ビツトとし、前記2の補数
表示の線形PCM符号14ビツトの最上位ピットを反転
する否定回路の出力を前記出力非線形PCM符号8ビツ
トの残シ1ビットとし、該2の補数表示された線形PC
M符号がピットスティールを含むμ法則非線形PCM符
号に変換されるようにしたことを特徴とする符号変換器
が得られる。
形PCM符号14ビツトの最上位ピットを接続し、該排
他的論理和回路の出力13個をピットスティール時は3
4を、ピットスティール時でないときは33を加算する
13ビツト加算器に入力し、該加算器の出力13ビット
中上位12ビットをさらに、上位8ビツトグルーグと、
一部に該上位8ピ、トゲループ内に属するピットを含む
下位8ビツトグループとに、2分割し、該上位8ビツト
グループの符号によりアドレス指定される第1及び第2
の読み出し専用メモリと、該下位8ビツトグループの符
号によりアドレス指定される第3の読み出し専用メモリ
とを設け、該第1の読み出し専用メモリの3出力を出力
非線形PCM符号8ビツト中の3ビ、トとし、該第2及
び第3の読み出し専用メモリの3出力をそれぞれ互いに
接続した3ビツトを前記出力非線形PCM符号8ピツト
の残り5ビツト中の3ビツトとし、該第2及び第3の読
み出し専用メモリの残シ1出力を互いに接続したものと
信号(即ちシダナリング)とのうちピットスティール時
には前者を、ピットスティール時でない時には後者を2
選択する選択器の出力を、前記出力非線形PCM符号8
ビツトの残シ2ビット中の1ビツトとし、前記2の補数
表示の線形PCM符号14ビツトの最上位ピットを反転
する否定回路の出力を前記出力非線形PCM符号8ビツ
トの残シ1ビットとし、該2の補数表示された線形PC
M符号がピットスティールを含むμ法則非線形PCM符
号に変換されるようにしたことを特徴とする符号変換器
が得られる。
次に本発明の実施例について図面を参照して説明する。
第1図には、2の補数表示の線形PCM符号に33を加
えた符号とμ法則折線圧伸符号との対応関係が示されて
いる。第2図には、2の補数表示の線形PCM符号に3
4を加えた符号とビットスティール時の7ビツトμ法則
非線形PCM符号との対応関係が示されている。図中、
bl、b2.・・・、bl4が2の補数表示の線形PC
M符号の各ディジット。
えた符号とμ法則折線圧伸符号との対応関係が示されて
いる。第2図には、2の補数表示の線形PCM符号に3
4を加えた符号とビットスティール時の7ビツトμ法則
非線形PCM符号との対応関係が示されている。図中、
bl、b2.・・・、bl4が2の補数表示の線形PC
M符号の各ディジット。
B1 + B2 +・・・、B8が非線形PCM符号の
各ディジットを表わす。Sl+ 82 +・・・、B8
の行は符号の表わす領域の区分けを示し、ここではセグ
メントと称することとする。図中、Pは極性ビット(正
のときP=0.負のときP=1)、W、X、Y、Z、φ
は2進符号0または1を表わす。φ・は変換の都合上任
意の値(1又は0)に選ぶことができる。第2図のSは
信号(Signaling )である。2の補数表示の
線形PCM符号は、それに33(まだは34)を加える
ことによって、第1図(または第2図)のように(極性
ピッ)PがOか1をを示す符号十絶対値)表示に変換さ
れるのである。
各ディジットを表わす。Sl+ 82 +・・・、B8
の行は符号の表わす領域の区分けを示し、ここではセグ
メントと称することとする。図中、Pは極性ビット(正
のときP=0.負のときP=1)、W、X、Y、Z、φ
は2進符号0または1を表わす。φ・は変換の都合上任
意の値(1又は0)に選ぶことができる。第2図のSは
信号(Signaling )である。2の補数表示の
線形PCM符号は、それに33(まだは34)を加える
ことによって、第1図(または第2図)のように(極性
ピッ)PがOか1をを示す符号十絶対値)表示に変換さ
れるのである。
第1図と第2図とを見比べると、第1図と第2図とは、
2の補数表示の線形PCM符号と非線形PCM符号Bl
〜B7との対応関係が全く同じであるから、符号変換R
OMの内容はピットスティール時もそうでない場合も同
じ物が使用できる。さらに第1図と第2図の線形PCM
符号のbl4は任意であシ。
2の補数表示の線形PCM符号と非線形PCM符号Bl
〜B7との対応関係が全く同じであるから、符号変換R
OMの内容はピットスティール時もそうでない場合も同
じ物が使用できる。さらに第1図と第2図の線形PCM
符号のbl4は任意であシ。
b、は非線形PCM符号のB1即ち極性にしか影響を与
えないから符号変換ROMのアドレスは12ビツト(b
2〜b13 )で済むことになる。しかしそれでも21
2ワードのROM容量を必要とするため本発明において
は、256ワードのROM 3’ (mで同一機能の実
現を可能にした。
えないから符号変換ROMのアドレスは12ビツト(b
2〜b13 )で済むことになる。しかしそれでも21
2ワードのROM容量を必要とするため本発明において
は、256ワードのROM 3’ (mで同一機能の実
現を可能にした。
第3図に示されている本発明の符号変換器の一実施例に
おいては、入力の2の補数表示の線形PCM符号14ビ
ツトの下位13ビツト(b’z + b’3 r・・・
、b′r<’)はそれぞれ、排他的論理和回路(以下E
X −ORと称す)1〜13の各々の一方の入力に入力
される。EX −ORの1〜13の他方の入力には、入
力の前記線形PCM符号14ビツトの最上位ビットb/
、が入力しておシ、入力の前記線形PCM符号が正のと
きはす、=O,負のときはbt=1だから。
おいては、入力の2の補数表示の線形PCM符号14ビ
ツトの下位13ビツト(b’z + b’3 r・・・
、b′r<’)はそれぞれ、排他的論理和回路(以下E
X −ORと称す)1〜13の各々の一方の入力に入力
される。EX −ORの1〜13の他方の入力には、入
力の前記線形PCM符号14ビツトの最上位ビットb/
、が入力しておシ、入力の前記線形PCM符号が正のと
きはす、=O,負のときはbt=1だから。
EX −OR1〜13の出力には正のときb′2〜b′
14がそのまま表われ負のときb′2〜b′14がそれ
ぞれ1とOが反転して表われる。仁の後、13ビツト加
算器14で通常は33”、ピットスティール時は34”
加算される。このようにして、入力の2の補数表示の線
形PCM符号は、第1図や第2図のbt−bt4のよう
な(符号十絶対値)表示に変換される。33”を加える
が34”を加えるかの選択は2−1選択器15で行なう
。この選択器15は、ビットスティール信号21が”1
″のとき(ピットスティール時)には端子2B及び2Y
間と端子IB及び17間を接続し、ピットスティール信
号21が“O”のとき(通常時)には端子2A及び2Y
間と端子IA及びI Y fa’5を接続する。
14がそのまま表われ負のときb′2〜b′14がそれ
ぞれ1とOが反転して表われる。仁の後、13ビツト加
算器14で通常は33”、ピットスティール時は34”
加算される。このようにして、入力の2の補数表示の線
形PCM符号は、第1図や第2図のbt−bt4のよう
な(符号十絶対値)表示に変換される。33”を加える
が34”を加えるかの選択は2−1選択器15で行なう
。この選択器15は、ビットスティール信号21が”1
″のとき(ピットスティール時)には端子2B及び2Y
間と端子IB及び17間を接続し、ピットスティール信
号21が“O”のとき(通常時)には端子2A及び2Y
間と端子IA及びI Y fa’5を接続する。
即ち、(32+1 )または(32’+2)と分けられ
るから、13ビツト加算器14の下位から6ビ7%B6
にはピットスティール時も通常時も1を加え(32に相
当)、かつ通常時は最下位ビットB1を1(1に相当)
、ピットスティール時は下位から2ビツト目B2を1(
2に相当)にし、その他のビットはすべてOにすれば、
33と34の選択は容易に実現できる。13ビツト加算
器14の出力b2〜b14のうち最下位ビットb14は
使用しない。b2〜b13は、上位8ビツトグループ(
b2.。
るから、13ビツト加算器14の下位から6ビ7%B6
にはピットスティール時も通常時も1を加え(32に相
当)、かつ通常時は最下位ビットB1を1(1に相当)
、ピットスティール時は下位から2ビツト目B2を1(
2に相当)にし、その他のビットはすべてOにすれば、
33と34の選択は容易に実現できる。13ビツト加算
器14の出力b2〜b14のうち最下位ビットb14は
使用しない。b2〜b13は、上位8ビツトグループ(
b2.。
b3+・・・、b9)と下位8ビツトグループ(b−6
+ b7+・・・、bl3)とに2分割される。17〜
19は256ワード×4ピツトのROMであシ、 RO
M 17 、18は上位8ビツトグループ(b2〜b9
)によシアドレス指定され、 ROM 19は下位8ビ
ツトグループ(ba〜b13 )によりアドレス指定さ
れる。ROM17のアドレス人力ADには、8ビツトの
符号b2+b3+・・・、bgが入力されるが、この8
ビツトの符号で表わされる28=256通シの符号ノe
ターンを第1図に示す8組のセグメンF s、 e s
2+・・・ts8に分類し。
+ b7+・・・、bl3)とに2分割される。17〜
19は256ワード×4ピツトのROMであシ、 RO
M 17 、18は上位8ビツトグループ(b2〜b9
)によシアドレス指定され、 ROM 19は下位8ビ
ツトグループ(ba〜b13 )によりアドレス指定さ
れる。ROM17のアドレス人力ADには、8ビツトの
符号b2+b3+・・・、bgが入力されるが、この8
ビツトの符号で表わされる28=256通シの符号ノe
ターンを第1図に示す8組のセグメンF s、 e s
2+・・・ts8に分類し。
各セグメント毎に同一の出力を与えるととにする。
即ちセグメントSlに属する入力符号に対してはROM
出力端子(o2I o3104 )を通じて出力11
線形PCM符号8ビットのうちの(B2 +Ba 18
4 )に(111)を出力し、セグメン)B2に属す
る入力符号については(1+t、o)を出力する。
出力端子(o2I o3104 )を通じて出力11
線形PCM符号8ビットのうちの(B2 +Ba 18
4 )に(111)を出力し、セグメン)B2に属す
る入力符号については(1+t、o)を出力する。
ROM 17の^シの出力端子01には02と補符号の
信号が出゛力される。ROM 17のチップ選択人力C
Sには地気が与えられ、常に出力端子を活性状態にして
おく。
信号が出゛力される。ROM 17のチップ選択人力C
Sには地気が与えられ、常に出力端子を活性状態にして
おく。
ROM 18のアドレス人力ADにはROM 1 ′7
と同じ上位8ビツトグループ(bz〜bs )の符号力
;与えられ、チップ選択人力CSにはROM 17の出
力02からの出力信号B2が与えられる。
と同じ上位8ビツトグループ(bz〜bs )の符号力
;与えられ、チップ選択人力CSにはROM 17の出
力02からの出力信号B2が与えられる。
またROM 19のアドレス人力ADには下位8ビツト
グループ(b’s〜b13)の符号が与えられ、チップ
選択人力CSにはROM 17の出力Q x ihらの
出力符号B2 が与えられる。 ROM 18及び1
9は出力符号B2またはB2 でチップ選択されるの
でいずれか一方のみが活性状態になる。−ROM18.
19の出力端子は共通に接続されて出力JP線形PCM
符号Bs + Be + B7 + Bgを発生する。
グループ(b’s〜b13)の符号が与えられ、チップ
選択人力CSにはROM 17の出力Q x ihらの
出力符号B2 が与えられる。 ROM 18及び1
9は出力符号B2またはB2 でチップ選択されるの
でいずれか一方のみが活性状態になる。−ROM18.
19の出力端子は共通に接続されて出力JP線形PCM
符号Bs + Be + B7 + Bgを発生する。
尚、B8としては、2−1選択器20によシビットスー
号21が”1”のとき(ビアトス− き)信号(Signaling ) Sが選択され、ピ
ットスティール信号21が”0”のとき(ピットスティ
ール時でないとき)はROM出力が選択される。
号21が”1”のとき(ビアトス− き)信号(Signaling ) Sが選択され、ピ
ットスティール信号21が”0”のとき(ピットスティ
ール時でないとき)はROM出力が選択される。
このような構成によ多線形PCM符号b2+b3+・・
・+b13が非線形符号B2 t Bs +・・・、B
8に符号変換されることは第1図を参照して容易に理解
できる。
・+b13が非線形符号B2 t Bs +・・・、B
8に符号変換されることは第1図を参照して容易に理解
できる。
まず、上位8ピツ゛) (bz +b3r・・・bs)
をみれば8組のセグメン) 81 + Sz・・・、B
8の区別ができることは明らかであシ、各セグメントに
対応するROMのアドレスエリアに(111)、(11
0)。
をみれば8組のセグメン) 81 + Sz・・・、B
8の区別ができることは明らかであシ、各セグメントに
対応するROMのアドレスエリアに(111)、(11
0)。
・・・、 ’(o o o )なる符号をストそのスト
アされた値がセグメント番号(B2 + 83 +84
)を与えることになる。出力符号B2=0のとき、前述
のようにROM 18がチツ 出力符号B2=0であることはセグメントがS5以上8
8以下であること貧意味する。ROM 18には入力符
号b2.b3+・・・、bgがアドレスとして入力され
ておシ、出力符号B5 + Be p B7 * a、
を出力すべき2符号w 、 xy、zがアドレスに含ま
れているのでどのセグメントが指定された場合でも出力
符号B5.B6゜B7.B8を当えるべく符号W、X、
Y、Z(7)値を正しく出力することができる。出力符
号B2=1のときはROM 19がチップ選択される。
アされた値がセグメント番号(B2 + 83 +84
)を与えることになる。出力符号B2=0のとき、前述
のようにROM 18がチツ 出力符号B2=0であることはセグメントがS5以上8
8以下であること貧意味する。ROM 18には入力符
号b2.b3+・・・、bgがアドレスとして入力され
ておシ、出力符号B5 + Be p B7 * a、
を出力すべき2符号w 、 xy、zがアドレスに含ま
れているのでどのセグメントが指定された場合でも出力
符号B5.B6゜B7.B8を当えるべく符号W、X、
Y、Z(7)値を正しく出力することができる。出力符
号B2=1のときはROM 19がチップ選択される。
ROM ] 9には入力符号b6+b7*・・’+b1
3がアドレスとして入力されておシ、出力符号Bs I
EIs mB7 +88を出カスへき符号w、x、y、
zが全てこのアドレス符号内に含壕れておシ、セグメン
トSt js、 183184のどれが指定された場合
でも出力符号B5 HB6 +87+BBを当える符号
w、x、y、zの値を正しく出力することができる。
3がアドレスとして入力されておシ、出力符号Bs I
EIs mB7 +88を出カスへき符号w、x、y、
zが全てこのアドレス符号内に含壕れておシ、セグメン
トSt js、 183184のどれが指定された場合
でも出力符号B5 HB6 +87+BBを当える符号
w、x、y、zの値を正しく出力することができる。
ピットスティール時の7ビツト符号化のときは。
第1図と第2図の比較から明らかな様に、入力線形PC
M符号に34を加え、8ビット符号のときと同じ符号化
した上13t−87の7ビツトを非線形PCM符号とす
れば良い。B8はROM出力ではなく。
M符号に34を加え、8ビット符号のときと同じ符号化
した上13t−87の7ビツトを非線形PCM符号とす
れば良い。B8はROM出力ではなく。
信号(Signaling )とするOB!は正のとき
1.負のとき0であるから入力の線形PCM符号t)’
1 + b/2t・・・+ b’t4の符号b′lの補
符号となる。よってb/!を否定回路(インバータ)1
6に接続しその出力をB、とすればよい。
1.負のとき0であるから入力の線形PCM符号t)’
1 + b/2t・・・+ b’t4の符号b′lの補
符号となる。よってb/!を否定回路(インバータ)1
6に接続しその出力をB、とすればよい。
以上第3図の実施例について詳細な説明したように、従
来16384ワード×7ピツトもの大容量のROMが必
要であったが9本発明によれば若干の外付回路を施すの
みで256ワード×4ビツトのROMが3個で2の補数
表示された線形PCM符号を一、ピットスティールを含
むμ法則非線形PCM符号に変換ができる。
来16384ワード×7ピツトもの大容量のROMが必
要であったが9本発明によれば若干の外付回路を施すの
みで256ワード×4ビツトのROMが3個で2の補数
表示された線形PCM符号を一、ピットスティールを含
むμ法則非線形PCM符号に変換ができる。
第1図は2の補数表示の線形PCM符号に33を加えた
符号とμ法則折線圧伸符号との対応関係を示した図、第
2図は2の補数表示の線形PCM符号に34を加えた符
号とピットスティール時の7ビツトμ法則非線形PCM
符号との対応関係を示した図、第3図は本発明の符号変
換器の一実施例を示した回路図である。
符号とμ法則折線圧伸符号との対応関係を示した図、第
2図は2の補数表示の線形PCM符号に34を加えた符
号とピットスティール時の7ビツトμ法則非線形PCM
符号との対応関係を示した図、第3図は本発明の符号変
換器の一実施例を示した回路図である。
Claims (1)
- 1.2の補数表示された線形PCM符号14ビツトの下
位13ビツトをそれぞれ13個の排他的論理和回路の各
々の1人力に接続し、該排他的論理和回路の各々の残シ
1人力にはすべて該線形PCM符号14ビツトの最上位
ビットを接続し、該排他的論理和回路の出力13個を、
ピットスティール時は34を、ピットスティール時でな
いときは33を加算する13ピツト加算器に入力し、該
加算器の出力13ビット中上位12ビットをさらに。 上位8ビツトグループと、一部に該上位8ビツトグルー
プ内に属するビットを含む下位8ビツトグループとに、
2分割し、該上位8ビツトグループの符号によシアドレ
ス指定される第1および第2の読み出し専用メモリと、
該下位8ビツトグループの符号によシアドレス指定され
る第3の読み出し専用メモリとを設け、該第1の読み出
し専用メモリの3出力を出力非線形PCM符号8ビツト
中の3ビツトとし、該第2及び第3の読み出し専用メモ
リの3出力をそれぞれ互いに接続した3ビツトを前記出
力非線形PCM符号8ピツトの残シ5ビット中の3ビツ
トとし、該第2及び第3の読み出し専用メモリの喪り1
出力を互いに接続したものと信号御−−*−−−−−−
−1とのうちピットスティール時には前者を、ピットス
ティール時ではない時には後者を選択する選択器の出力
を、前記出力非線形PCM符号8ピツトの残り2ビツト
中の1ピツトとし、前記2の補数表示の線形PCM符号
14ビツトの最上位ビットを反転する否定回路の出力を
前記出力非線形PCM符号8ピツトの残シ1ビットとし
、該2の補数表示された線形PCM符号がピットスティ
ールを含むμ法則非線形PCM符号に変換されるように
した仁とを特徴とする符号変換器0 ′
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17011281A JPS5871741A (ja) | 1981-10-26 | 1981-10-26 | 符号変換器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17011281A JPS5871741A (ja) | 1981-10-26 | 1981-10-26 | 符号変換器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5871741A true JPS5871741A (ja) | 1983-04-28 |
Family
ID=15898857
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17011281A Pending JPS5871741A (ja) | 1981-10-26 | 1981-10-26 | 符号変換器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5871741A (ja) |
-
1981
- 1981-10-26 JP JP17011281A patent/JPS5871741A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH05274812A (ja) | 記録担体 | |
| US4311988A (en) | Programmable A-law and μ-law DAC | |
| JPS5871741A (ja) | 符号変換器 | |
| JPS607420B2 (ja) | 符号変換器 | |
| US4387366A (en) | Code converter for polarity-insensitive transmission systems | |
| JP2530817B2 (ja) | 直線一非直線符号変換方法および変換回路 | |
| JPS6239852B2 (ja) | ||
| US5239558A (en) | Pulse code modulation circuit | |
| US4584556A (en) | Ratio comparator for digital signals | |
| KR0126108B1 (ko) | 칼라 스페이스 변환방법 및 그 장치 | |
| JPH022350B2 (ja) | ||
| JPH0199123A (ja) | ビットシフト回路 | |
| US5889853A (en) | Adjustable-period dual-tone multifrequency generator | |
| JPS6148305B2 (ja) | ||
| JPS6180341A (ja) | スタテツク・ランダム・アクセス・メモリ装置 | |
| JPH0116071B2 (ja) | ||
| GB2080584A (en) | Binary-coded-decimal to binary converter | |
| JPH01123338A (ja) | マイクロコンピュータシステム | |
| JPS6338604Y2 (ja) | ||
| JPH02104190A (ja) | 記憶装置 | |
| JPS6034126B2 (ja) | デジタル信号の関数変換回路 | |
| JPS60253323A (ja) | 圧伸処理回路 | |
| JPH0225317B2 (ja) | ||
| JPH04127710A (ja) | オーバサンプリング型d/a変換器 | |
| EP0258947A3 (en) | Video monitor interface circuit for digital color signals |