JPS6239916A - Ｐｌｌ回路 - Google Patents
Ｐｌｌ回路Info
- Publication number
- JPS6239916A JPS6239916A JP60179591A JP17959185A JPS6239916A JP S6239916 A JPS6239916 A JP S6239916A JP 60179591 A JP60179591 A JP 60179591A JP 17959185 A JP17959185 A JP 17959185A JP S6239916 A JPS6239916 A JP S6239916A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- control
- circuit
- free
- run frequency
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000003247 decreasing effect Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 3
- 238000000034 method Methods 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は入力信号の位相の変化に追従する位相同期ルー
プ（以下ＰＬＬという）に関する。
プ（以下ＰＬＬという）に関する。
従来のＰＬＬ回路については第２図の回路が一般的であ
る。
る。
図において１は入力信号、２ば電圧制御発振器（以下Ｖ
ＣＯと呼ぶ）、３は位相比較器、４はループフィルタで
ある。入力信号１とＶＣＯ２の出力電圧とが位相比較器
３に人力し、それぞれの位相間の位相差に対する電圧が
位相比較器３により出力される。位相比較器３の出力は
ループフィルタ４によって上記位相差をゼロとするよう
なＶＣＯ２の制御電圧となる。これにより入力信号１の
位相の変化に対してループが追従していく。従来のＰＣ
Ｍレコーダデータ抽出用の円、Ｌにおいては入力信号の
±５％程度の周波数（ＶＣＯ出力周波数を基準）の範囲
がロックレンジとして可能な限界である。
ＣＯと呼ぶ）、３は位相比較器、４はループフィルタで
ある。入力信号１とＶＣＯ２の出力電圧とが位相比較器
３に人力し、それぞれの位相間の位相差に対する電圧が
位相比較器３により出力される。位相比較器３の出力は
ループフィルタ４によって上記位相差をゼロとするよう
なＶＣＯ２の制御電圧となる。これにより入力信号１の
位相の変化に対してループが追従していく。従来のＰＣ
Ｍレコーダデータ抽出用の円、Ｌにおいては入力信号の
±５％程度の周波数（ＶＣＯ出力周波数を基準）の範囲
がロックレンジとして可能な限界である。
従って外部指示としてテープレコーダのような走行系を
±１０％程度にテープスピードを可変した場合には、入
力信号も当然の事ながら１１０％の周波数が可変される
わけである。従って従来のままではＰｌ、ｌ、はロック
がはずれテープレコーダ等のピッチコントロール等には
利用出来なくなってしまう。
±１０％程度にテープスピードを可変した場合には、入
力信号も当然の事ながら１１０％の周波数が可変される
わけである。従って従来のままではＰｌ、ｌ、はロック
がはずれテープレコーダ等のピッチコントロール等には
利用出来なくなってしまう。
ＰＣＭ ｌ［気記録再生装置のデータ及びクロック抽出
に円、Ｌを用いた場合、装置の原理的な使用方法として
ＰＣＭやアナログにかかわらず、テープの走行スピード
を変化させて信号のピッチ（音程）や時間を任意に可変
させることがある。このことをＰＣＭ （１１気記録再
生装置で行うと、信号の周波数（クロック間隔）が可変
されるためにデータやクロックのＰＬＬ同期が安定に追
従しなくなる場合がおこりえる。このようなピッチコン
トロール操作においても安定にＰＬＬ同期を行わせるよ
うにしたＰＬＬ回路を提供することが目的である。
に円、Ｌを用いた場合、装置の原理的な使用方法として
ＰＣＭやアナログにかかわらず、テープの走行スピード
を変化させて信号のピッチ（音程）や時間を任意に可変
させることがある。このことをＰＣＭ （１１気記録再
生装置で行うと、信号の周波数（クロック間隔）が可変
されるためにデータやクロックのＰＬＬ同期が安定に追
従しなくなる場合がおこりえる。このようなピッチコン
トロール操作においても安定にＰＬＬ同期を行わせるよ
うにしたＰＬＬ回路を提供することが目的である。
すなわち周波数が制御電圧によって変化する電圧制御発
振器と、人力信号と前記電圧制御発振器の出力信号との
位相誤差電圧を出力する位相比較器と、この位相比較器
の出力から前記電圧制御発振器の制御電圧を得る為のル
ープフィルタとを具備するＰＬＬ回路において、 前記電圧制御発振器のフリーラン周波数を任意に変化さ
せることの可能なフリーラン周波数切換回路を前記電圧
制御発振器の制御電圧入力側に設け、このフリーラン周
波数切換回路をコントロールするための制御回路と、こ
の制御回路から前記フリーラン周波数切換回路へ与える
コントロール信号を決定するための外部指令スイッチを
設け、前記入力信号の周波数変化に対して前記外部指令
に従って安定にＰＬＬ動作を行わせる構成としたもので
ある。
振器と、人力信号と前記電圧制御発振器の出力信号との
位相誤差電圧を出力する位相比較器と、この位相比較器
の出力から前記電圧制御発振器の制御電圧を得る為のル
ープフィルタとを具備するＰＬＬ回路において、 前記電圧制御発振器のフリーラン周波数を任意に変化さ
せることの可能なフリーラン周波数切換回路を前記電圧
制御発振器の制御電圧入力側に設け、このフリーラン周
波数切換回路をコントロールするための制御回路と、こ
の制御回路から前記フリーラン周波数切換回路へ与える
コントロール信号を決定するための外部指令スイッチを
設け、前記入力信号の周波数変化に対して前記外部指令
に従って安定にＰＬＬ動作を行わせる構成としたもので
ある。
さらに上記のほかに前記ループフィルタの時定数を前記
制御回路からのコントロール信号により可変とする時定
数切換回路を設けたものである。
制御回路からのコントロール信号により可変とする時定
数切換回路を設けたものである。
上述のようにフリーラン周波数制御回路や時定数切換回
路及びこれらを制御する制御回路及び外部指令スイッチ
を設けたことにより広い範囲の周波数に追従することが
出来る。
路及びこれらを制御する制御回路及び外部指令スイッチ
を設けたことにより広い範囲の周波数に追従することが
出来る。
第１図は本発明のＰＬＬ回路の回路構成図である。
１は入力信号、２はｖＣＯ１３ば位相比較器、４はルー
プフィルタ、５はフリーラン周波数切換回路、６は時定
数切換回路で、それぞれアナログ電子スイッチ５’、６
’で切換を行う。７は制御回路、８はピッチの指令を送
る為の外部指令スイッチである。
プフィルタ、５はフリーラン周波数切換回路、６は時定
数切換回路で、それぞれアナログ電子スイッチ５’、６
’で切換を行う。７は制御回路、８はピッチの指令を送
る為の外部指令スイッチである。
まず、８のスイッチにより外部より所定のピンチ変化を
指示する。例えば１０回スイッチをＯＮすれば制御回路
７は＋１０％ピッチを上げるようにプログラムしておく
。さらに押し続ければ一１０％までピッチを下げるよう
にもしておく （この方法はそれぞれのシステムにより
自由に選ぶことが出来る）。
指示する。例えば１０回スイッチをＯＮすれば制御回路
７は＋１０％ピッチを上げるようにプログラムしておく
。さらに押し続ければ一１０％までピッチを下げるよう
にもしておく （この方法はそれぞれのシステムにより
自由に選ぶことが出来る）。
外部指令スイッチ８の指令を受けた制御回路７はアナロ
グ電子スイッチ５′及び６′を所定の値のスイッチがオ
ンするようにコントロール信号９を出力する。ＶＣＯ２
は本来フリーラン周波数ｆ０がピッチを±０％に設定し
たとき、ＲＩ＋Ｉ＋２＋Ｒ１＋ Ｒ４なる抵抗値より与
えられる電圧ｖ８によって決定している。このフリーラ
ン周波数ｆ。の設定によってＰ ［、Ｌのロックレンジ
は大きく作用されるものである。
グ電子スイッチ５′及び６′を所定の値のスイッチがオ
ンするようにコントロール信号９を出力する。ＶＣＯ２
は本来フリーラン周波数ｆ０がピッチを±０％に設定し
たとき、ＲＩ＋Ｉ＋２＋Ｒ１＋ Ｒ４なる抵抗値より与
えられる電圧ｖ８によって決定している。このフリーラ
ン周波数ｆ。の設定によってＰ ［、Ｌのロックレンジ
は大きく作用されるものである。
したがってコントロール信号９によってそのピンチにも
っとも適したフリーラン周波数になるようにアナログ電
子スイッチ５′を切り換え、Ｒ，Ｒ６・・・・・・Ｒ９
を選択しＶｅを可変する。但し可変ピッチによって系の
ループゲインが変化してくるために、更に円凡の安定性
を求める場合にはアナログ電子スイッチ６′を設けて上
記コントロール信号９に従い最適なループフィルタの時
定数を得るようにすれば、大きな可変範囲に対しても十
分追従出来るものである。通常ピッチコントロールのピ
ッチステップは０．２〜０．３％程度で非常に小さいも
のであり、又全可変範囲は±１０％ぐらいと広いので各
１ステツプに対してアナログ電子スイッチ５′、６′を
切り換えるわけにはいかない。従って安定にＰＬＬがロ
ックしている範囲で大まかに切り換えていけば良い。言
い換えれば、ステップ数を１２８ステツプとした場合に
は７ビツトで表現が可能である。従ってコントロール信
号９には上位３ビツトを割り当てアナログ電子スイッチ
５’、６’を３〜８デコーダにすれば１２８ステツプを
１６ステツプずつの８段階でフリーラン周波数を決定す
ることが出来る。又１６ステソプはピンチにして３〜５
％である為、各段でのロックレンジをはずれる事はない
。
っとも適したフリーラン周波数になるようにアナログ電
子スイッチ５′を切り換え、Ｒ，Ｒ６・・・・・・Ｒ９
を選択しＶｅを可変する。但し可変ピッチによって系の
ループゲインが変化してくるために、更に円凡の安定性
を求める場合にはアナログ電子スイッチ６′を設けて上
記コントロール信号９に従い最適なループフィルタの時
定数を得るようにすれば、大きな可変範囲に対しても十
分追従出来るものである。通常ピッチコントロールのピ
ッチステップは０．２〜０．３％程度で非常に小さいも
のであり、又全可変範囲は±１０％ぐらいと広いので各
１ステツプに対してアナログ電子スイッチ５′、６′を
切り換えるわけにはいかない。従って安定にＰＬＬがロ
ックしている範囲で大まかに切り換えていけば良い。言
い換えれば、ステップ数を１２８ステツプとした場合に
は７ビツトで表現が可能である。従ってコントロール信
号９には上位３ビツトを割り当てアナログ電子スイッチ
５’、６’を３〜８デコーダにすれば１２８ステツプを
１６ステツプずつの８段階でフリーラン周波数を決定す
ることが出来る。又１６ステソプはピンチにして３〜５
％である為、各段でのロックレンジをはずれる事はない
。
上述のように広い範囲のロックレンジを制御回路によっ
て最適のステップに切り換えるので、各ステップでロッ
クレンジをはずすことはない。
て最適のステップに切り換えるので、各ステップでロッ
クレンジをはずすことはない。
第１図は本発明のＰＬＬ回路の回路構成図、第２図は従
来の円、し回路の回路構成図である。 １・・・・・・入力信号、２・・・・・・電圧制御発振
器（ＶＣＯ）、３・・・・・・位相比較器、４・・・・
・・ループフィルタ、５・・・・・・フリーラン周波数
切換回路、６・・・・・・時定数切換回路、７・・・・
・・制御回路、８・・・・・・外部指令スイッチ、９・
・・・・・コントロール信号。
来の円、し回路の回路構成図である。 １・・・・・・入力信号、２・・・・・・電圧制御発振
器（ＶＣＯ）、３・・・・・・位相比較器、４・・・・
・・ループフィルタ、５・・・・・・フリーラン周波数
切換回路、６・・・・・・時定数切換回路、７・・・・
・・制御回路、８・・・・・・外部指令スイッチ、９・
・・・・・コントロール信号。
Claims (2)
- （１）周波数が制御電圧によって変化する電圧制御発振
器と、入力信号と前記電圧制御発振器の出力信号との位
相誤差電圧を出力する位相比較器と、この位相比較器の
出力から前記電圧制御発振器の制御電圧を得る為のルー
プフィルタとを具備するＰＬＬ回路において、 前記電圧制御発振器のフリーラン周波数を任意に変化さ
せることの可能なフリーラン周波数切換回路を前記電圧
制御発振器の制御電圧入力側に設け、このフリーラン周
波数切換回路をコントロールするための制御回路と、こ
の制御回路から前記フリーラン周波数切換回路へ与える
コントロール信号を決定するための外部指令スイッチを
設け、前記入力信号の周波数変化に対して前記外部指令
に従って安定にＰＬＬ動作を行わせる構成としたことを
特徴とするＰＬＬ回路。 - （２）周波数が制御電圧によって変化する電圧制御発振
器と、入力信号と前記電圧制御発振器の出力信号との位
相誤差電圧を出力する位相比較器と、この位相比較器の
出力から前記電圧制御発振器の制御電圧を得る為のルー
プフィルタとを具備するＰＬＬ回路において、 前記電圧制御発振器のフリーラン周波数を任意に変化さ
せることの可能なフリーラン周波数切換回路を前記電圧
制御発振器の制御電圧入力側に設け、このフリーラン周
波数切換回路をコントロールするための制御回路と、こ
の制御回路から前記フリーラン周波数切換回路へ与える
コントロール信号を決定するための外部指令スイッチと
、前記ループフィルタの時定数を前記制御回路からのコ
ントロール信号により可変とする時定数切換回路を設け
、前記入力信号の周波数変化に対して前記外部指令に従
って安定にＰＬＬ動作を行わせる構成としたことを特徴
とするＰＬＬ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60179591A JPS6239916A (ja) | 1985-08-14 | 1985-08-14 | Ｐｌｌ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60179591A JPS6239916A (ja) | 1985-08-14 | 1985-08-14 | Ｐｌｌ回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6239916A true JPS6239916A (ja) | 1987-02-20 |
Family
ID=16068402
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60179591A Pending JPS6239916A (ja) | 1985-08-14 | 1985-08-14 | Ｐｌｌ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6239916A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02260818A (ja) * | 1989-03-31 | 1990-10-23 | Taiyo Yuden Co Ltd | フェーズロックループ回路調整方法 |
| US5886946A (en) * | 1996-04-26 | 1999-03-23 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor memory device allowing reduction in power consumption during standby |
| US6133770A (en) * | 1997-11-28 | 2000-10-17 | Nec Corporation | Phase locked loop circuit |
| US6700629B1 (en) | 2000-07-06 | 2004-03-02 | Mitsubishi Denki Kabushiki Kaisha | Video intermediate frequency processing apparatus |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5470716A (en) * | 1977-11-17 | 1979-06-06 | Sony Corp | Synthesizer receiver |
| JPS5676639A (en) * | 1979-11-27 | 1981-06-24 | Trio Kenwood Corp | Synthesizer receiver |
-
1985
- 1985-08-14 JP JP60179591A patent/JPS6239916A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5470716A (en) * | 1977-11-17 | 1979-06-06 | Sony Corp | Synthesizer receiver |
| JPS5676639A (en) * | 1979-11-27 | 1981-06-24 | Trio Kenwood Corp | Synthesizer receiver |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02260818A (ja) * | 1989-03-31 | 1990-10-23 | Taiyo Yuden Co Ltd | フェーズロックループ回路調整方法 |
| US5886946A (en) * | 1996-04-26 | 1999-03-23 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor memory device allowing reduction in power consumption during standby |
| US6188637B1 (en) | 1996-04-26 | 2001-02-13 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor memory device allowing reduction in power consumption during standby |
| US6301191B1 (en) | 1996-04-26 | 2001-10-09 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor memory device allowing reduction in power consumption during standby |
| US6133770A (en) * | 1997-11-28 | 2000-10-17 | Nec Corporation | Phase locked loop circuit |
| US6700629B1 (en) | 2000-07-06 | 2004-03-02 | Mitsubishi Denki Kabushiki Kaisha | Video intermediate frequency processing apparatus |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5329251A (en) | Multiple biasing phase-lock-loops controlling center frequency of phase-lock-loop clock recovery circuit | |
| US5008629A (en) | Frequency synthesizer | |
| US5157355A (en) | Phase-locked loop device having stability over wide frequency range | |
| EP0595632B1 (en) | Phase synchronization circuits | |
| JPH0529932A (ja) | クロツク切り換え装置 | |
| JPS6239916A (ja) | Ｐｌｌ回路 | |
| US5479126A (en) | Method and apparatus for programmable damping factor of a phase locked loop | |
| JP2758443B2 (ja) | Ｐｌｌ周波数シンセサイザー | |
| US4803445A (en) | Variable frequency oscillator | |
| JP4606533B2 (ja) | Ｐｌｌ回路 | |
| JPH03136522A (ja) | 位相同期回路 | |
| JPS60220627A (ja) | 位相同期回路 | |
| JPH0233218A (ja) | 周波数シンセサイザ | |
| JPS607647A (ja) | ピツチコントロ−ル装置 | |
| JPS63273116A (ja) | 再生速度制御装置 | |
| JPH0379888B2 (ja) | ||
| JP2595091B2 (ja) | ビット同期回路及びビット同期方法さらにそれを用いたディスク再生装置 | |
| JP2745060B2 (ja) | Ｐｌｌ周波数シンセサイザー | |
| JPS6326030A (ja) | Ｐｌｌ回路 | |
| JPS6020361A (ja) | フロツピデイスク装置 | |
| JP2001127626A (ja) | Ｐｌｌ回路 | |
| JPH05189878A (ja) | マスタクロック生成装置 | |
| JPH11176110A (ja) | Ｐｌｌ回路 | |
| JPH01179097A (ja) | オーディオ信号再生装置 | |
| JPS60130923A (ja) | 可変周波数発振回路 |