JPS6242279A - グラフイツクデイスプレイ装置 - Google Patents
グラフイツクデイスプレイ装置Info
- Publication number
- JPS6242279A JPS6242279A JP60182121A JP18212185A JPS6242279A JP S6242279 A JPS6242279 A JP S6242279A JP 60182121 A JP60182121 A JP 60182121A JP 18212185 A JP18212185 A JP 18212185A JP S6242279 A JPS6242279 A JP S6242279A
- Authority
- JP
- Japan
- Prior art keywords
- section
- pixels
- flag
- interval
- pixel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Digital Computer Display Output (AREA)
- Image Generation (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、グラフィックディスプレイ装置の隠面処理装
置に関するものである。
置に関するものである。
従来の技術
第５図は従来の隠面処理装置の構成を示している。第５
図において、１は処理部であり、多角形を構成している
辺であるところの画素列の３次元座標を順次生成してＤ
Ｄム（ｄｉｇｉｔａｌ ｄｉｆｆｅｒｅ−ｎｔｉａｌ
ａｎａｌｉｚｅｒ ）に出力し、また色あるいは輝度デ
ータをフレームメモリ６に出力する。ＤＤム２は、多角
形内部の各画素のＺ座標（デプス値）を順次補間する。
図において、１は処理部であり、多角形を構成している
辺であるところの画素列の３次元座標を順次生成してＤ
Ｄム（ｄｉｇｉｔａｌ ｄｉｆｆｅｒｅ−ｎｔｉａｌ
ａｎａｌｉｚｅｒ ）に出力し、また色あるいは輝度デ
ータをフレームメモリ６に出力する。ＤＤム２は、多角
形内部の各画素のＺ座標（デプス値）を順次補間する。
３は比較器であシ、ＤＤム２とデプスバッファ４の値の
比較を行なう。デプスバッファ４は、ＣＲＴ画面のすべ
ての画素に対するＺ値を記憶する容量を有するメモリで
ある。例えばＣＲＴ画面が１２８０Ｘ１０２４の画素か
ら成り各画素の２座標ｉ１０ビツトで表わすものとする
と、１２８０Ｘ１０２４のメモリセルの配列構造をもつ
メモリフレーンが１０枚必要となる。５はフレームメモ
ＩＪ テロ り、デプスバッファ４と同じ構造であるが
、ブレーン数は必ずしも同じである必要はない。このフ
レームメモリ５には、処理部１の出力である色あるいは
輝度データを記憶する。６はビデオコントローラであり
、ＣＲＴモニタ７に水平・垂直同期信号とフレームメモ
リ６の出力をＤ／ム変換した信号を供給するものである
。ＣＲＴモニタ７は、ビデオコントローラの出力信号に
より画面上に画像を表示するものである。
比較を行なう。デプスバッファ４は、ＣＲＴ画面のすべ
ての画素に対するＺ値を記憶する容量を有するメモリで
ある。例えばＣＲＴ画面が１２８０Ｘ１０２４の画素か
ら成り各画素の２座標ｉ１０ビツトで表わすものとする
と、１２８０Ｘ１０２４のメモリセルの配列構造をもつ
メモリフレーンが１０枚必要となる。５はフレームメモ
ＩＪ テロ り、デプスバッファ４と同じ構造であるが
、ブレーン数は必ずしも同じである必要はない。このフ
レームメモリ５には、処理部１の出力である色あるいは
輝度データを記憶する。６はビデオコントローラであり
、ＣＲＴモニタ７に水平・垂直同期信号とフレームメモ
リ６の出力をＤ／ム変換した信号を供給するものである
。ＣＲＴモニタ７は、ビデオコントローラの出力信号に
より画面上に画像を表示するものである。
一般に、３次元空間内の図形は多角形の集合（曲面は多
角形近似する）で表わさｎる。隠面処理は、多角形のう
ちで視点から見える部分と見えない部分とを区別する作
業である。
角形近似する）で表わさｎる。隠面処理は、多角形のう
ちで視点から見える部分と見えない部分とを区別する作
業である。
第６図は、３角形Ｖ、 ｖ２ ｖ３を例にして第５図の
動作の説明をするものである。第６図の座標は、画面上
の座標（スクリーン座標）を表わしている。
動作の説明をするものである。第６図の座標は、画面上
の座標（スクリーン座標）を表わしている。
第６図において、２点Ｐｍ （Ｘｍ 、 Ｙｍ 、 Ｚ
ｍ ） 。
ｍ ） 。
ＰＴＲ／ （ｘｍ’ 、 Ｙｚ’ ｒ Ｚｍ”は同一
走査線上にあり、この２点Ｐｍ ＋ Ｐｍ’ の座標値
は第５図の処理部１からＤＤム２に出力される。このと
き、線分Ｐ。
走査線上にあり、この２点Ｐｍ ＋ Ｐｍ’ の座標値
は第５図の処理部１からＤＤム２に出力される。このと
き、線分Ｐ。
Ｐｍ′上の各座標は点Ｐｍ を基点として、 Ｘ座標に
１．２座標にεを加えることによりＸ軸方向にインクレ
メンタルに順次求まる。ただし、ε＝（Ｚｍ′−Ｚｍ
）／ （Ｘｍ’−ＸＴｎ）である。点Ｐｍからｎ番目の
点Ｑｎの座標はＱｎ（ｘｍ ＋ ｎ 、 Ｙｚ 、 Ｚ
ｍ＋ｒｌ ε）となる。Ｑｎの２座標は比較器３に送ら
れる。それと並行してデプスバッファ４でスクリーン座
標（ｘｍ ＋ ｎ＋τｍ）に対応するアドレスからデー
タを読み出してＱｎのＺ座標と比較する。もし、Ｑｎの
Ｚ座標が小さい場合、すなわちＱｎがより視点に近い場
合、 （１）デブスハッ７７４の（Ｘｍ −１−ｎ 、 Ｙｚ
）に対応するアドレスに２座標全書込み、かつ（２）
フレームメモリ６の（ｘ、！Ｉ＋ｎ、ｙｍ ）に対
応するアドレスに処理部１より出力されるデータを書込
む。
１．２座標にεを加えることによりＸ軸方向にインクレ
メンタルに順次求まる。ただし、ε＝（Ｚｍ′−Ｚｍ
）／ （Ｘｍ’−ＸＴｎ）である。点Ｐｍからｎ番目の
点Ｑｎの座標はＱｎ（ｘｍ ＋ ｎ 、 Ｙｚ 、 Ｚ
ｍ＋ｒｌ ε）となる。Ｑｎの２座標は比較器３に送ら
れる。それと並行してデプスバッファ４でスクリーン座
標（ｘｍ ＋ ｎ＋τｍ）に対応するアドレスからデー
タを読み出してＱｎのＺ座標と比較する。もし、Ｑｎの
Ｚ座標が小さい場合、すなわちＱｎがより視点に近い場
合、 （１）デブスハッ７７４の（Ｘｍ −１−ｎ 、 Ｙｚ
）に対応するアドレスに２座標全書込み、かつ（２）
フレームメモリ６の（ｘ、！Ｉ＋ｎ、ｙｍ ）に対
応するアドレスに処理部１より出力されるデータを書込
む。
ＱｎのＺ座標の方が大きい場合は、デプスバッファ４、
フレームメモリ６に書込みは行なわない。
フレームメモリ６に書込みは行なわない。
このように、３角形ｖ、 、ｖ２．ｖ３内の点Ｑｎの見
えφ隠れが判定される。この動作全インクレメンタルに
求まるＰｍＰＴｎ′ 上のすべての点について行なう。
えφ隠れが判定される。この動作全インクレメンタルに
求まるＰｍＰＴｎ′ 上のすべての点について行なう。
さらに、３角形Ｖ、 Ｖ、、 Ｖ、内のすべての走査線
について処理を行なうことによって、３角形ｖ、ｖ２ｖ
５内のすべての画素の見え・隠れの判定が終了する。表
示すべき図形のすべての面について上記処理を行なえば
、隠面処理された図形がＣＲＴモニタ上に表示されるこ
とになる。
について処理を行なうことによって、３角形ｖ、ｖ２ｖ
５内のすべての画素の見え・隠れの判定が終了する。表
示すべき図形のすべての面について上記処理を行なえば
、隠面処理された図形がＣＲＴモニタ上に表示されるこ
とになる。
発明が解決しようとする問題点
しかしながら、上記従来の隠面処理装置は、多角形内の
すべてのビクセルについて、（１）デプスバッファより
データを読み出し、（２）比較器で判定を行すい、（３
）デプスバッファにデータを書き込む、という動作を１
ビクセルずつ行なう必要があるため、多くの処理時間が
必要であった。本発明はこのような従来の問題を解決す
るものであり、高速な隠面処理装置を提供すること全目
的とするものである。
すべてのビクセルについて、（１）デプスバッファより
データを読み出し、（２）比較器で判定を行すい、（３
）デプスバッファにデータを書き込む、という動作を１
ビクセルずつ行なう必要があるため、多くの処理時間が
必要であった。本発明はこのような従来の問題を解決す
るものであり、高速な隠面処理装置を提供すること全目
的とするものである。
問題点全解決するための手段
本発明は上記目的全達成するために、デプスバッファの
連続したｎ個の画素に１ビツト対応したフラグと制御回
路を備えたものである。
連続したｎ個の画素に１ビツト対応したフラグと制御回
路を備えたものである。
作用
したがって、本発明によれば、フラグ全制御することに
よって、すべての画素の比較を行なわなくてもすべての
画素の見え・隠れの判定ができ、隠面処理が高速化でき
るという効果を有する。
よって、すべての画素の比較を行なわなくてもすべての
画素の見え・隠れの判定ができ、隠面処理が高速化でき
るという効果を有する。
実施例
第１図は本発明の一実施例の構成を示すものである。第
１図において１〜７は、第５図と対応するものであり同
じ番号で示す。８は表示画面上で連続したｎ個の画素に
１ビツト全対応させたフラグである。９は制御回路であ
り、フラグ８と比較器４の信号より判断全行ない、ＤＤ
Ａ２とデプスバッファ４の読出し書込み制御、フレーム
メモリ５への書込み制御およびフラグ８の制御を行なう
。
１図において１〜７は、第５図と対応するものであり同
じ番号で示す。８は表示画面上で連続したｎ個の画素に
１ビツト全対応させたフラグである。９は制御回路であ
り、フラグ８と比較器４の信号より判断全行ない、ＤＤ
Ａ２とデプスバッファ４の読出し書込み制御、フレーム
メモリ５への書込み制御およびフラグ８の制御を行なう
。
第２図は上記フラグ８の説明図である。Ｚ軸はデプスバ
ッファ４に格納されているＺ値を示し、Ｚ値が小さい程
視点に近い位置にあることを意味する。また、ｎ画素ご
とに座標を点線で区切り、各区間’ｉ１，２．３・・・
・・・の番号で示し、座標の下側には各区間に対応した
フラグに記した。区間内に平面の輪郭線の一部である画
素を１つ以上含むもの、あるいは、区間内の画素が２つ
以上の平面より構成されているものは第２図の例では区
間２、区間８、区間１１であり、これらの区間のフラグ
を「１」、その他の区間のフラグは「ｏ」にする。
ッファ４に格納されているＺ値を示し、Ｚ値が小さい程
視点に近い位置にあることを意味する。また、ｎ画素ご
とに座標を点線で区切り、各区間’ｉ１，２．３・・・
・・・の番号で示し、座標の下側には各区間に対応した
フラグに記した。区間内に平面の輪郭線の一部である画
素を１つ以上含むもの、あるいは、区間内の画素が２つ
以上の平面より構成されているものは第２図の例では区
間２、区間８、区間１１であり、これらの区間のフラグ
を「１」、その他の区間のフラグは「ｏ」にする。
第３図の区間３において区間４に隣接する画素では、デ
プスバッファ５に格納されているＺ値とＬの２値を比較
するとＬの２値の方が小さいので、このときＣ３＝１と
する。同様にＣ４＝１゜また区間４のフラグはｒｏｙｙ
Ｊ （ｒｏ」）であるから、区間４の区間５に隣接す
る画素の比較は行なわずに、Ｌの色データ全フレームメ
モリ６に書キ込むと同時にデプスバッファ４にＬの２値
を書き込む。区間５では、フラグ＝０であるがＣ３＝０
で、Ｃ４＼Ｃ６なので区間５の画素はすべて比較する。
プスバッファ５に格納されているＺ値とＬの２値を比較
するとＬの２値の方が小さいので、このときＣ３＝１と
する。同様にＣ４＝１゜また区間４のフラグはｒｏｙｙ
Ｊ （ｒｏ」）であるから、区間４の区間５に隣接す
る画素の比較は行なわずに、Ｌの色データ全フレームメ
モリ６に書キ込むと同時にデプスバッファ４にＬの２値
を書き込む。区間５では、フラグ＝０であるがＣ３＝０
で、Ｃ４＼Ｃ６なので区間５の画素はすべて比較する。
以下同様に処理していくが、区間６．７゜９は区間内の
すべての画素の比較音することなく処理できる。このよ
うにして得られた新しいバッファと７ラグの状態を示し
念ものが第４図である。
すべての画素の比較音することなく処理できる。このよ
うにして得られた新しいバッファと７ラグの状態を示し
念ものが第４図である。
このように、上記実施例によれば、フラグ８がｒＯＦＦ
Ｊでかつ、区間の右端の画素の比較結果とその１つ前の
区間の右端の画の比較結果が等しいときには、区間９内
の右端以外の画素の比較を行なわずに処理できるという
利点全盲する。
Ｊでかつ、区間の右端の画素の比較結果とその１つ前の
区間の右端の画の比較結果が等しいときには、区間９内
の右端以外の画素の比較を行なわずに処理できるという
利点全盲する。
発明の効果
本発明は上記実施例より明らかなように、デプスバッフ
ァより読み出して比較するという動作を必ずしもすべて
の画素について行なう必要をなくしたものであり、隠面
処理が高速化できるという効果を有する。
ァより読み出して比較するという動作を必ずしもすべて
の画素について行なう必要をなくしたものであり、隠面
処理が高速化できるという効果を有する。
第１図は本発明の一実施例におけるグラフィックディス
プレイ装置の隠面処理装置のブロック図、第２図と第３
図および第４図は同装置の動作説明のためのマトリクス
図、第５図は従来の隠面処理装置のブロック図、第６図
は同装置の動作説明のためのマトリクス図である。 １・・・・・・処理部、２・・・・・・ＤＤＡ、３・・
・・・・比較器、４・・・・・・デプスバッファ、６・
・・・・・フレームメモリ、６・・・・−・ビデオコン
トローラ、７・・・・・・ＣＲＴモニタ、８・・・・・
・フラグ、９・・・・・・制御回路。 、 代理人の氏名 弁理士 中 尾 敏 男 ほか１
基筒 １ 図 第２図 第５図 第６図
プレイ装置の隠面処理装置のブロック図、第２図と第３
図および第４図は同装置の動作説明のためのマトリクス
図、第５図は従来の隠面処理装置のブロック図、第６図
は同装置の動作説明のためのマトリクス図である。 １・・・・・・処理部、２・・・・・・ＤＤＡ、３・・
・・・・比較器、４・・・・・・デプスバッファ、６・
・・・・・フレームメモリ、６・・・・−・ビデオコン
トローラ、７・・・・・・ＣＲＴモニタ、８・・・・・
・フラグ、９・・・・・・制御回路。 、 代理人の氏名 弁理士 中 尾 敏 男 ほか１
基筒 １ 図 第２図 第５図 第６図
Claims (1)
- 【特許請求の範囲】 各画素の奥行きデータを格納するデプスバッファと、前
記デプスバッファを連続したｎ個（ｎは自然数）の画素
ごとの区間に分けて各区間に１ビット対応するフラグと
、前記区間内に前記平面の輪郭線の一部である画素を１
つ以上含む場合あるいは区間内の画素が２つ以上の平面
より構成されているときはその区間に対応するフラグを
「ＯＮ」、それ以外の場合にはフラグを「ＯＦＦ」にし
、（１）線分Ｌが連続した３つの区間（Ｐ−１）、（Ｐ
）（Ｐ＋１）をまたがるとき（ただしＰは整数）、区間
（Ｐ）において区間（Ｐ＋１）に隣接する画素に対応す
る前記バッファのデータと線分Ｌ上の奥行きデータの比
較を行ない、 （２）（１）で比較した結果Ｃ（Ｐ）と、区間（Ｐ−１
）において区間（Ｐ）に隣接する画素における比較結果
Ｃ（Ｐ−１）を比較し、 （３）区間（Ｐ）に対応するフラグが「ＯＦＦ」でかつ
Ｃ（Ｐ）＝Ｃ（Ｐ−１）のとき、区間（Ｐ）における線
分Ｌ上の上記以外の画素の比較を行なわない ようにした制御回路を備えたグラフィックディスプレイ
装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60182121A JPS6242279A (ja) | 1985-08-20 | 1985-08-20 | グラフイツクデイスプレイ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60182121A JPS6242279A (ja) | 1985-08-20 | 1985-08-20 | グラフイツクデイスプレイ装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6242279A true JPS6242279A (ja) | 1987-02-24 |
Family
ID=16112696
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60182121A Pending JPS6242279A (ja) | 1985-08-20 | 1985-08-20 | グラフイツクデイスプレイ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6242279A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06630U (ja) * | 1992-06-01 | 1994-01-11 | 株式会社武田機械 | 複列バイス |
| US5388205A (en) * | 1990-02-05 | 1995-02-07 | International Business Machines Corporation | Apparatus and method of encoding control data in a computer graphics system |
| US6222552B1 (en) | 1996-07-26 | 2001-04-24 | International Business Machines Corporation | Systems and methods for caching depth information of three-dimensional images |
-
1985
- 1985-08-20 JP JP60182121A patent/JPS6242279A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5388205A (en) * | 1990-02-05 | 1995-02-07 | International Business Machines Corporation | Apparatus and method of encoding control data in a computer graphics system |
| JPH06630U (ja) * | 1992-06-01 | 1994-01-11 | 株式会社武田機械 | 複列バイス |
| US6222552B1 (en) | 1996-07-26 | 2001-04-24 | International Business Machines Corporation | Systems and methods for caching depth information of three-dimensional images |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0247774A (ja) | 表示システム及び方法 | |
| US4945495A (en) | Image memory write control apparatus and texture mapping apparatus | |
| US5454076A (en) | Method and apparatus for simultaneously minimizing storage and maximizing total memory bandwidth for a repeating pattern | |
| JPH09245179A (ja) | コンピュータグラフィックス装置 | |
| JP2952780B2 (ja) | コンピユータ出力システム | |
| JPH02123422A (ja) | コンピュータ出力装置 | |
| JPS6242280A (ja) | グラフイツクデイスプレイ装置 | |
| US5903280A (en) | Image display apparatus that reduces necessary memory capacity for operation | |
| JPS60118888A (ja) | ビデオ表示発生装置用の水平平滑化スクローリングシステム及び方法 | |
| JPH0683977A (ja) | 描画方式 | |
| JPS6242281A (ja) | グラフイツクデイスプレイ装置 | |
| JPS6362750B2 (ja) | ||
| JPS61290486A (ja) | 表示制御装置 | |
| JPH0765198A (ja) | 画像メモリ装置 | |
| JP2903514B2 (ja) | 高速描画方法 | |
| JP3106246B2 (ja) | 画像処理装置 | |
| JP2000181440A (ja) | 表示装置 | |
| JPS62247475A (ja) | 図形表示方式 | |
| JPH0561630A (ja) | 画像表示装置のマルチウインドウ表示方法 | |
| JPS6298390A (ja) | デイスプレイ装置 | |
| JPH04152392A (ja) | 自然画面転送方式 | |
| JPS60129786A (ja) | 画像メモリ装置 | |
| JPS5913283A (ja) | 画像表示装置 | |
| JPH0644385A (ja) | Ｚバッファ制御回路 | |
| JPH01142821A (ja) | 表示装置 |