JPS6242460A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS6242460A JPS6242460A JP60181355A JP18135585A JPS6242460A JP S6242460 A JPS6242460 A JP S6242460A JP 60181355 A JP60181355 A JP 60181355A JP 18135585 A JP18135585 A JP 18135585A JP S6242460 A JPS6242460 A JP S6242460A
- Authority
- JP
- Japan
- Prior art keywords
- difference
- psg
- level
- polysilicon
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Non-Volatile Memory (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、半導体装置に関する。
本発明は、２層ポリシリコン構造を有する半導体不揮発
性記憶装置において、２層ポリシリコンの周辺部に側壁
を設けることにより、前記２層ポリシリコンとその周辺
部の断差を平坦化し、金属配線膜の断線を防ぐものであ
る◇ 〔従来の技術〕 ２層ポリシリコン構造を有する半導体装置は、第４図に
示すように、前記２層ポリシリコン上に絶縁膜を被覆し
、更に前記絶縁膜上に、金属配線膜を形成すると、前記
２層ポリシリコンとその周辺部の断差のため、断線する
という欠点があった。
性記憶装置において、２層ポリシリコンの周辺部に側壁
を設けることにより、前記２層ポリシリコンとその周辺
部の断差を平坦化し、金属配線膜の断線を防ぐものであ
る◇ 〔従来の技術〕 ２層ポリシリコン構造を有する半導体装置は、第４図に
示すように、前記２層ポリシリコン上に絶縁膜を被覆し
、更に前記絶縁膜上に、金属配線膜を形成すると、前記
２層ポリシリコンとその周辺部の断差のため、断線する
という欠点があった。
そこで、従来の半導体装置は、第５図に示すように高濃
度のリンを含んだシリコンＣＶＤｅ化ｍ（以後ＰＳＧと
いう）を蓄積させ、次に第６図に示すように熱処理によ
り断差を平坦化させていた。
度のリンを含んだシリコンＣＶＤｅ化ｍ（以後ＰＳＧと
いう）を蓄積させ、次に第６図に示すように熱処理によ
り断差を平坦化させていた。
〔発明が解決しようとする問題点及び目的〕しかし、前
述の従来技術では、熱処理を施すために、ソース、ドレ
イン領域の不純物が更に拡散シ、ハンチスルー耐圧の低
下等、トランジスタ特性の劣化を生ずる。
述の従来技術では、熱処理を施すために、ソース、ドレ
イン領域の不純物が更に拡散シ、ハンチスルー耐圧の低
下等、トランジスタ特性の劣化を生ずる。
そこで、本発明はこのような問題点を解決するもので、
その目的は、特性劣化を生じることなく金属配線膜の断
線を防ぐことを目的とする◇〔問題点を解決するための
手段〕 本発明の半導体装置は、２層ポリシリコン構造を有する
半導体不揮発性記憶装置において・前記２層ポリシリコ
ンの周辺部に絶縁膜からなる側壁を設けたことを特徴と
する。
その目的は、特性劣化を生じることなく金属配線膜の断
線を防ぐことを目的とする◇〔問題点を解決するための
手段〕 本発明の半導体装置は、２層ポリシリコン構造を有する
半導体不揮発性記憶装置において・前記２層ポリシリコ
ンの周辺部に絶縁膜からなる側壁を設けたことを特徴と
する。
本発明の上記の構成は、２層ポリシリコンの周辺部に、
厚く絶縁膜がつくことにより、断差部を平坦化し、次に
、全面の絶縁膜を同じ厚さだけ、除去することにより、
前記２層ポリシリコンの周辺部に側壁を残すことができ
る。
厚く絶縁膜がつくことにより、断差部を平坦化し、次に
、全面の絶縁膜を同じ厚さだけ、除去することにより、
前記２層ポリシリコンの周辺部に側壁を残すことができ
る。
第１図は、本発明の半導体装置の断面図であって、以下
、詳細は第２図と第３図により工程を追いながら説明し
ていく。
、詳細は第２図と第３図により工程を追いながら説明し
ていく。
先ず、第２図に示すように、断差を平坦化するために、
ＰＳＧ７を厚く被覆する。次に第３図に示スよウニ・
ドライエツチングのような異方性エツチングにより、Ｐ
ＳＧ９の斜線部を同じ厚さだけ除去する。すると、第３
図のｐｓａｓがポリシリコンの周囲に残る。その後・第
１図に示されるように、もう一度ＰＳＧ５を被覆し、そ
の上に、アルミ配線層６をスパッタで形成する。
ＰＳＧ７を厚く被覆する。次に第３図に示スよウニ・
ドライエツチングのような異方性エツチングにより、Ｐ
ＳＧ９の斜線部を同じ厚さだけ除去する。すると、第３
図のｐｓａｓがポリシリコンの周囲に残る。その後・第
１図に示されるように、もう一度ＰＳＧ５を被覆し、そ
の上に、アルミ配線層６をスパッタで形成する。
従って、従来のように熱処理なしで急峻な断差が平坦化
できる。
できる。
尚、本発明の実施例では、２層のポリシリコンの側壁と
して、ＰＳＧを用いたが、リンを含まないＣＶＤシリコ
ン酸化膜又は、Ｓｉ、Ｎ、 （シリコンナイトライド）
を用いても同様の効果が期待できるＯ 〔発明の効果〕 以上述べたように本発明によれば、２層ポリシリコンの
周辺部の断差を熱処理なしで、平坦化することにより、
トランジスタ特性に、影響を及ぼすことなく、断差部に
おける配線の断線をなくすという効果を有する。
して、ＰＳＧを用いたが、リンを含まないＣＶＤシリコ
ン酸化膜又は、Ｓｉ、Ｎ、 （シリコンナイトライド）
を用いても同様の効果が期待できるＯ 〔発明の効果〕 以上述べたように本発明によれば、２層ポリシリコンの
周辺部の断差を熱処理なしで、平坦化することにより、
トランジスタ特性に、影響を及ぼすことなく、断差部に
おける配線の断線をなくすという効果を有する。
第１図は、本発明の半導体装置を示す断面図。
第２図は、本発明の半導体装置を製造する途中過程であ
って、ＰＳＧを被覆した後の半導体装置の断面図。 第３図は、本発明の半導体装置を製造する途中過程であ
って、ドライエツチングを施した後の半導体装置の断面
図。 第４図は、従来の２層ポリシリコン構造の半導体装置の
断面図。 第５図は、従来の２層ポリシリコン構造の半導体装置に
おいて、Ｐｓａを被錯した後の断面図Ｏ第６図は、第５
図に示す半導体装置に熱処理を施した後の半導体装置の
断面図０ １・・・・・・シリコン基板 ２・・・・・・１層目のポリシリコン ６・・・・・・２層目のポリシリコン ４・・・・・・ドライエツチングを施した後に残ったＰ
Ｇ ５．７，１０．１３・・・・・・ＰＳＧ６・・・・・・
アルミ ８・・・・・・ドライエツチングを施した後に残るＰＳ
Ｇ ９・・・・・・ドライエツチングを施した後に除去され
るＰＳＧ １１・・・・・・アルミ １２・・・・・・ソース−ドレイン領域１４・・・・・
・熱処理により広がったソース・ドレイン領域 以 上
って、ＰＳＧを被覆した後の半導体装置の断面図。 第３図は、本発明の半導体装置を製造する途中過程であ
って、ドライエツチングを施した後の半導体装置の断面
図。 第４図は、従来の２層ポリシリコン構造の半導体装置の
断面図。 第５図は、従来の２層ポリシリコン構造の半導体装置に
おいて、Ｐｓａを被錯した後の断面図Ｏ第６図は、第５
図に示す半導体装置に熱処理を施した後の半導体装置の
断面図０ １・・・・・・シリコン基板 ２・・・・・・１層目のポリシリコン ６・・・・・・２層目のポリシリコン ４・・・・・・ドライエツチングを施した後に残ったＰ
Ｇ ５．７，１０．１３・・・・・・ＰＳＧ６・・・・・・
アルミ ８・・・・・・ドライエツチングを施した後に残るＰＳ
Ｇ ９・・・・・・ドライエツチングを施した後に除去され
るＰＳＧ １１・・・・・・アルミ １２・・・・・・ソース−ドレイン領域１４・・・・・
・熱処理により広がったソース・ドレイン領域 以 上
Claims (1)
- ２層ポリシリコン構造を有する半導体不揮発性記憶装置
において、前記２層ポリシリコンの周辺部に絶縁膜から
なる側壁を設けたことを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60181355A JPS6242460A (ja) | 1985-08-19 | 1985-08-19 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60181355A JPS6242460A (ja) | 1985-08-19 | 1985-08-19 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6242460A true JPS6242460A (ja) | 1987-02-24 |
Family
ID=16099264
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60181355A Pending JPS6242460A (ja) | 1985-08-19 | 1985-08-19 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6242460A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5313417A (en) * | 1990-07-25 | 1994-05-17 | Sharp Kabushiki Kaisha | Semiconductor memory device |
-
1985
- 1985-08-19 JP JP60181355A patent/JPS6242460A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5313417A (en) * | 1990-07-25 | 1994-05-17 | Sharp Kabushiki Kaisha | Semiconductor memory device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6107687A (en) | Semiconductor device having interconnection and adhesion layers | |
| JPS6248062A (ja) | メモリセル | |
| TWI848208B (zh) | 積體電路的裝置及其製造方法 | |
| JPH09120989A (ja) | スペーサを利用した半導体装置のトレンチの形成方法 | |
| JP2943728B2 (ja) | 半導体装置の製造方法 | |
| JP2503621B2 (ja) | 半導体装置の製造方法 | |
| JPH02113548A (ja) | 半導体装置 | |
| JPH11330067A (ja) | 半導体装置およびその製造方法 | |
| JPS5882532A (ja) | 素子分離方法 | |
| JPS59144174A (ja) | 半導体装置 | |
| JP2709200B2 (ja) | 半導体装置の製造方法 | |
| JPS63257244A (ja) | 半導体装置およびその製造方法 | |
| CN1233851A (zh) | 沟槽隔离的形成方法 | |
| JPH10163322A (ja) | 半導体装置及びその製造方法 | |
| JP4670198B2 (ja) | 半導体装置の製造方法 | |
| JPS61208843A (ja) | 半導体集積回路装置の製造方法 | |
| JPS6047437A (ja) | 半導体装置およびその製造方法 | |
| JPS6362380A (ja) | 半導体装置 | |
| TW418499B (en) | Manufacturing method of landing pad | |
| JPH11195762A (ja) | 半導体記憶装置及びその製造方法 | |
| KR19980027089A (ko) | 불휘발성 반도체 장치의 제조 방법 | |
| JPH06338611A (ja) | 薄膜トランジスタおよびその製造方法 | |
| JPH04174518A (ja) | 半導体装置におけるコンタクト・ホールの形成方法 | |
| JPH02159050A (ja) | 半導体装置の製造方法 | |
| JPH0917788A (ja) | 半導体装置 |