JPS6242510A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS6242510A JPS6242510A JP18109685A JP18109685A JPS6242510A JP S6242510 A JPS6242510 A JP S6242510A JP 18109685 A JP18109685 A JP 18109685A JP 18109685 A JP18109685 A JP 18109685A JP S6242510 A JPS6242510 A JP S6242510A
- Authority
- JP
- Japan
- Prior art keywords
- amorphous
- growth
- substrate
- thickness
- amorphous silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 7
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 6
- 229910021417 amorphous silicon Inorganic materials 0.000 claims abstract description 21
- 238000000034 method Methods 0.000 claims abstract description 12
- 239000013078 crystal Substances 0.000 claims abstract description 7
- 238000010438 heat treatment Methods 0.000 abstract description 11
- 239000000758 substrate Substances 0.000 abstract description 8
- 238000000206 photolithography Methods 0.000 abstract description 3
- 238000005566 electron beam evaporation Methods 0.000 abstract description 2
- 238000005530 etching Methods 0.000 abstract description 2
- 238000000059 patterning Methods 0.000 abstract description 2
- 239000007788 liquid Substances 0.000 abstract 1
- 238000001259 photo etching Methods 0.000 abstract 1
- 238000005406 washing Methods 0.000 abstract 1
- 230000015572 biosynthetic process Effects 0.000 description 5
- 238000004140 cleaning Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 239000007790 solid phase Substances 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Landscapes
- Recrystallisation Techniques (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は、非晶質シリコンおよび多結晶シリコンの横方
向固相エピタキシャル成長（ＬＳＰＥ成長）を用いたＳ
ＯＩ （Ｓｅｍ１ｃｏｎｄｕｃｔｏｒ ｏｎＩｎ
ｓｕｌａｔｏｒ）構造を有する半導体素子の製造方法に
関するものである。
向固相エピタキシャル成長（ＬＳＰＥ成長）を用いたＳ
ＯＩ （Ｓｅｍ１ｃｏｎｄｕｃｔｏｒ ｏｎＩｎ
ｓｕｌａｔｏｒ）構造を有する半導体素子の製造方法に
関するものである。
（従来の技術）
第３図は例えば［ＦＥＤ ＳＯＩ／３Ｄ ＷＯＲＫＳＨ
ＯＰ）。
ＯＰ）。
Ｍａｒｃｈ、 １９−２１ １９８５ Ｐ６９−７４
の特にＰ７４゜Ｆｉｇ ５〜８に示された従来の非晶質
シリコンのＬＳＰＥ成長によるＳｏ ｆｉｌｌ造の単結
晶シリコンの形成を示すもので、パターニングした絶縁
膜（１乃を有するＳｉ基板（１１）上に堆積した非晶質
シリコン（１濁に６００℃程度の熱処理を行なうと、Ｓ
ｉ基板（１１）を種結晶として垂直方向固相エピタキシ
ャル成長（ＶＳＰＥ成長）（１４１ヲ行なツタ後、絶縁
膜（１４上にＬＳＰＥ成長（１９を行なう。
の特にＰ７４゜Ｆｉｇ ５〜８に示された従来の非晶質
シリコンのＬＳＰＥ成長によるＳｏ ｆｉｌｌ造の単結
晶シリコンの形成を示すもので、パターニングした絶縁
膜（１乃を有するＳｉ基板（１１）上に堆積した非晶質
シリコン（１濁に６００℃程度の熱処理を行なうと、Ｓ
ｉ基板（１１）を種結晶として垂直方向固相エピタキシ
ャル成長（ＶＳＰＥ成長）（１４１ヲ行なツタ後、絶縁
膜（１４上にＬＳＰＥ成長（１９を行なう。
第２図はＬＳＰＥ成長長さの熱処理時間依存性を示すグ
ラフで、熱処理初期においてＶＳＰＥ成長に要する遅れ
時間後、非晶質シリコンの多結晶化により単結晶成長で
きなくなるまでＬＳＰＥ成長を遂げろ。なお、ＶＳＰＥ
成長の遅れ時間（２６）は、ＬＳＰＥ成長よ）ＪＶＳＰ
Ｅ成長が優先的に生じるためにおこる。また熱処理時間
は５．５時間をこえると多結晶化（２７）されるので、
この時間内にいかにＬＳＰＥ成長させるかにある。すな
わち、ＶＳＰＥ成長時間分を押えてＬＳＰＥ成長にその
分当てろものである。
ラフで、熱処理初期においてＶＳＰＥ成長に要する遅れ
時間後、非晶質シリコンの多結晶化により単結晶成長で
きなくなるまでＬＳＰＥ成長を遂げろ。なお、ＶＳＰＥ
成長の遅れ時間（２６）は、ＬＳＰＥ成長よ）ＪＶＳＰ
Ｅ成長が優先的に生じるためにおこる。また熱処理時間
は５．５時間をこえると多結晶化（２７）されるので、
この時間内にいかにＬＳＰＥ成長させるかにある。すな
わち、ＶＳＰＥ成長時間分を押えてＬＳＰＥ成長にその
分当てろものである。
（発明が解決しようとする問題点）
しかしながら、上記の製造方法ではＬＳＰＥ成長長さは
多結晶化によって制限され最大５μ程度であり、５μｍ
′以上の５０１層の形成ができない問題点があった。
多結晶化によって制限され最大５μ程度であり、５μｍ
′以上の５０１層の形成ができない問題点があった。
この発明は従来技術が持っていた所定面積以上の８０１
層の形成ができない点を解決し、より多くの半導体素子
の形成が可能で、言い換えればＳＯＩ層面積を拡大する
方法を提供するものである。
層の形成ができない点を解決し、より多くの半導体素子
の形成が可能で、言い換えればＳＯＩ層面積を拡大する
方法を提供するものである。
（問題点を解決するための手段）
この発明は前記問題点を解決するため、非晶質シリコン
のＬＳＰＥ成長によりＳｏｌ構造を形成する際、非晶質
シリコン膜厚を絶縁膜上よりも薄くする工程を行なうも
のである。
のＬＳＰＥ成長によりＳｏｌ構造を形成する際、非晶質
シリコン膜厚を絶縁膜上よりも薄くする工程を行なうも
のである。
（作 用）
この発明によれば、ＬＳＰＥ成長による８０１層の形成
方法において、パターニングした絶縁膜を有するＳｉ基
板上に堆積した非晶質シリコンのうち、Ｓｉ基板上の非
晶質シリコンの膜厚を薄くすることにより、ＶＳＰＥ成
長についやさｈろ時間を抑え、Ｌ Ｓ Ｐ Ｅ成長に移
行する時間を早まらせて多結晶化がおこらない処理時間
内にＬＳＰＥ成長を進行させろものである。
方法において、パターニングした絶縁膜を有するＳｉ基
板上に堆積した非晶質シリコンのうち、Ｓｉ基板上の非
晶質シリコンの膜厚を薄くすることにより、ＶＳＰＥ成
長についやさｈろ時間を抑え、Ｌ Ｓ Ｐ Ｅ成長に移
行する時間を早まらせて多結晶化がおこらない処理時間
内にＬＳＰＥ成長を進行させろものである。
（実施例）
第３図（ａｌ〜（ｄｌはこの発明のＳｏｌ暦形成形成工
程すもので、まず、第３図（ａｌに示ずように５ｉ（１
００）基板（３１）に５００人程度の熱酸化膜（３２）
を形成したのち、ホトリソグラフィおよびエツチング技
術によりバターニングを行なう。その後、上記基板（３
１）をＨＣＩ： Ｈ２０□：Ｈ２Ｏが１： １： ６の
割合の洗浄液にて化学洗浄を行ない、超高真空内に導入
し８５０℃で５分以上の高温加熱クリーニングを行ない
洗浄表面を形成し、引続き電子ビーム蒸着により膜厚０
，６μｍ以上の非晶質シリコン（３３）を表面に堆積す
る。さらに４５０℃で３０分程度の熱処理を行なってｆ
ｂｌに示す非晶質シリコンのｋｊ、密化を行なう。その
後、（ｃ）に示すように種結晶上の非晶質シリコン（３
３）をホトリソエツチングにより薄くし、概ね熱酸化１
！！Ｊ （３２）の膜厚の２倍ぶ下、実施例では膜厚１
０００人とした。次にＮ２雰囲気中で６００℃程度の熱
処理を行ない、ＬＳＰＥ成長させてｆｄ）に示すように
単結晶化したＳＯｒ領域（３４）に従来の工程により半
導体素子を形成する。
程すもので、まず、第３図（ａｌに示ずように５ｉ（１
００）基板（３１）に５００人程度の熱酸化膜（３２）
を形成したのち、ホトリソグラフィおよびエツチング技
術によりバターニングを行なう。その後、上記基板（３
１）をＨＣＩ： Ｈ２０□：Ｈ２Ｏが１： １： ６の
割合の洗浄液にて化学洗浄を行ない、超高真空内に導入
し８５０℃で５分以上の高温加熱クリーニングを行ない
洗浄表面を形成し、引続き電子ビーム蒸着により膜厚０
，６μｍ以上の非晶質シリコン（３３）を表面に堆積す
る。さらに４５０℃で３０分程度の熱処理を行なってｆ
ｂｌに示す非晶質シリコンのｋｊ、密化を行なう。その
後、（ｃ）に示すように種結晶上の非晶質シリコン（３
３）をホトリソエツチングにより薄くし、概ね熱酸化１
！！Ｊ （３２）の膜厚の２倍ぶ下、実施例では膜厚１
０００人とした。次にＮ２雰囲気中で６００℃程度の熱
処理を行ない、ＬＳＰＥ成長させてｆｄ）に示すように
単結晶化したＳＯｒ領域（３４）に従来の工程により半
導体素子を形成する。
（発明の効果）
以上詳細に説明したように本発明によれば、Ｓｏｌ構造
を形成する際、種結晶上の非晶質シリコン膜厚を薄くし
たので、熱処理初期の遅れ時間が短かくなり、非晶質シ
リコンの多結晶化によって制限されるまでにより長（Ｌ
ＳＰＥ成長を行なうことができる。また本発明では非晶
質シリコンの膜厚を６０００人〜１０００人と１／６に
減少したので、第２図の鎖線で示すように実線位置が平
行移動すると考えられるので８０１層が５〜６μｍ゛と
４４％の面積の拡大が図れる。
を形成する際、種結晶上の非晶質シリコン膜厚を薄くし
たので、熱処理初期の遅れ時間が短かくなり、非晶質シ
リコンの多結晶化によって制限されるまでにより長（Ｌ
ＳＰＥ成長を行なうことができる。また本発明では非晶
質シリコンの膜厚を６０００人〜１０００人と１／６に
減少したので、第２図の鎖線で示すように実線位置が平
行移動すると考えられるので８０１層が５〜６μｍ゛と
４４％の面積の拡大が図れる。
第１図（ａｌ〜［ｄｌは本発明によるＳｏ１層形成工程
図、第２図はＬＳＰＥＳＰＥ成長熱処理時間依存性を示
す特性グラフ、第３図は従来による非晶質シリコンのＬ
ＳＰＥ成長によるＳｏｌ構造の形成を示す図である。 （３１） ・ＳＩ基板、（３２）・絶縁膜パターン、
（３３）・・・非晶質シリコン、（３４）・・・８０１
層。 熟処遁晴間 ムＳＰＥへ長易で辺り疼処理日今間伐へ、ノ）・生グラ
フ第２図
図、第２図はＬＳＰＥＳＰＥ成長熱処理時間依存性を示
す特性グラフ、第３図は従来による非晶質シリコンのＬ
ＳＰＥ成長によるＳｏｌ構造の形成を示す図である。 （３１） ・ＳＩ基板、（３２）・絶縁膜パターン、
（３３）・・・非晶質シリコン、（３４）・・・８０１
層。 熟処遁晴間 ムＳＰＥへ長易で辺り疼処理日今間伐へ、ノ）・生グラ
フ第２図
Claims (1)
- ＳＯＩ構造の半導体素子の製造方法において、非晶質シ
リコンのエピタキシャル成長によりＳＯＩ構造を形成す
る際、種結晶上の非晶質シリコン膜厚を絶縁膜上よりも
薄くする工程を施こすことを特徴とする半導体装置の製
造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60181096A JPH0773095B2 (ja) | 1985-08-20 | 1985-08-20 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60181096A JPH0773095B2 (ja) | 1985-08-20 | 1985-08-20 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6242510A true JPS6242510A (ja) | 1987-02-24 |
| JPH0773095B2 JPH0773095B2 (ja) | 1995-08-02 |
Family
ID=16094760
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60181096A Expired - Lifetime JPH0773095B2 (ja) | 1985-08-20 | 1985-08-20 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0773095B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0429430U (ja) * | 1990-07-04 | 1992-03-10 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58116721A (ja) * | 1981-12-30 | 1983-07-12 | Fujitsu Ltd | 半導体装置の製造方法 |
-
1985
- 1985-08-20 JP JP60181096A patent/JPH0773095B2/ja not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58116721A (ja) * | 1981-12-30 | 1983-07-12 | Fujitsu Ltd | 半導体装置の製造方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0429430U (ja) * | 1990-07-04 | 1992-03-10 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0773095B2 (ja) | 1995-08-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6242510A (ja) | 半導体装置の製造方法 | |
| JP3096050B2 (ja) | 半導体装置の製造方法 | |
| JPH02194522A (ja) | Ｓｏｉ基板の製造方法 | |
| JPH03120828A (ja) | 半導体装置及びその製造方法 | |
| JP2008192907A (ja) | シリコンエピタキシャル膜を有するｓｏｓ基板の形成法 | |
| JPS6294937A (ja) | 半導体集積回路装置の製造方法 | |
| JPS62124736A (ja) | シリコン薄膜およびその作成方法 | |
| JPH06296016A (ja) | 半導体装置 | |
| JPS63260014A (ja) | 炭化珪素単結晶薄膜の形成方法 | |
| JP2737974B2 (ja) | インジウムアンチモン膜の製造方法 | |
| JPS5823929B2 (ja) | 半導体装置の製造方法 | |
| JPS62293646A (ja) | 半導体集積回路装置の製造方法 | |
| JPH02214115A (ja) | 半導体装置の製造方法 | |
| JPH04219922A (ja) | 半導体基板の製造方法 | |
| JPS6248015A (ja) | 半導体層の固相成長方法 | |
| JPH01232744A (ja) | 半導体装置の製造方法 | |
| JPH0334322A (ja) | 半導体装置の製造方法 | |
| JPH02117132A (ja) | 半導体装置の製造方法 | |
| JPH02103951A (ja) | 半導体装置の製造方法 | |
| JPH0426220B2 (ja) | ||
| JPS6410106B2 (ja) | ||
| JPS63147317A (ja) | 半導体装置の製造方法 | |
| JPH02268426A (ja) | 半導体装置の製造方法 | |
| JPS6151841A (ja) | 半導体装置の製造方法 | |
| JPS6177343A (ja) | 半導体装置の製造方法 |