JPS6242529A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS6242529A JPS6242529A JP18109785A JP18109785A JPS6242529A JP S6242529 A JPS6242529 A JP S6242529A JP 18109785 A JP18109785 A JP 18109785A JP 18109785 A JP18109785 A JP 18109785A JP S6242529 A JPS6242529 A JP S6242529A
- Authority
- JP
- Japan
- Prior art keywords
- groove
- silicon substrate
- substrate
- etching
- tapered angle
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 8
- 238000004519 manufacturing process Methods 0.000 title claims description 5
- 239000000758 substrate Substances 0.000 claims abstract description 30
- 238000005530 etching Methods 0.000 claims abstract description 16
- 238000000034 method Methods 0.000 claims abstract description 14
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 24
- 229910052710 silicon Inorganic materials 0.000 claims description 24
- 239000010703 silicon Substances 0.000 claims description 24
- 238000002955 isolation Methods 0.000 claims description 8
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 11
- 229910052681 coesite Inorganic materials 0.000 abstract 1
- 229910052906 cristobalite Inorganic materials 0.000 abstract 1
- 238000007493 shaping process Methods 0.000 abstract 1
- 239000000377 silicon dioxide Substances 0.000 abstract 1
- 235000012239 silicon dioxide Nutrition 0.000 abstract 1
- 229910052682 stishovite Inorganic materials 0.000 abstract 1
- 229910052905 tridymite Inorganic materials 0.000 abstract 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 9
- 150000002500 ions Chemical class 0.000 description 4
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 3
- 229910052801 chlorine Inorganic materials 0.000 description 3
- 239000000460 chlorine Substances 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
Landscapes
- Drying Of Semiconductors (AREA)
- Element Separation (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は素子間分離領域をイ］する半導体装置の製造方
法に関するものである。
法に関するものである。
（従来の技術）
第２図ｒａｔ〜ｆｄｌは、一般に行われているシリコン
基板への溝の形成方法を示す工程順図である。先づ、シ
リコン基板ｌｌ上に熱酸化法を用いて酸化シリコン膜１
２を形成する（同図（ａｌ参照）。次に酸化シリコン膜
１２上へレジスト１３を塗布し、シリコン基板１１上の
所望の溝パターンの部分についてレジスト１３を除去す
る（同図（ｂｌ ＃ ［）。
基板への溝の形成方法を示す工程順図である。先づ、シ
リコン基板ｌｌ上に熱酸化法を用いて酸化シリコン膜１
２を形成する（同図（ａｌ参照）。次に酸化シリコン膜
１２上へレジスト１３を塗布し、シリコン基板１１上の
所望の溝パターンの部分についてレジスト１３を除去す
る（同図（ｂｌ ＃ ［）。
その後レジスト１３をマスクとして酸化シリコン膜１２
をフッ素系のガスで異方性エツチングし、さらにレジス
ト１３を除去する（同図（ｃ１参照）。
をフッ素系のガスで異方性エツチングし、さらにレジス
ト１３を除去する（同図（ｃ１参照）。
続いて酸化シリコン膜１２をマスクとしてシリコン基板
１１を塩素系のガスで異方性エツチングし、シリコン基
板１１に溝１４が形成されろ（同図（ｄ）参照）。
１１を塩素系のガスで異方性エツチングし、シリコン基
板１１に溝１４が形成されろ（同図（ｄ）参照）。
上述のような方法は、例えば特開昭５８−１８２号公報
に示される半導体装置においても用いられ、ここでは素
子間分離領域として設けられた溝内に多結晶半導体領域
と絶縁体領域が２重に埋め込まれている。
に示される半導体装置においても用いられ、ここでは素
子間分離領域として設けられた溝内に多結晶半導体領域
と絶縁体領域が２重に埋め込まれている。
（発明が解決しようとする問題点〕
しかし、上記方法でシリコン基板に溝を形成する場合、
溝の開口幅が狭くなるにしたがって、第３図に示されろ
アンダーカットが問題となってくる。このアンダーカッ
トの現象は第４図のように、シリコン基板１１のエツチ
ングマスクとなる絶縁膜１２の側壁あるいは角に反応性
イオン１５が突き当たり、該イオンの進行方向が曲げら
れ、溝１４の（ｉ［に衝突して発生するものとされてい
る。そして、この現象は溝の開口幅がサブミクロンにな
ると顕著になる。
溝の開口幅が狭くなるにしたがって、第３図に示されろ
アンダーカットが問題となってくる。このアンダーカッ
トの現象は第４図のように、シリコン基板１１のエツチ
ングマスクとなる絶縁膜１２の側壁あるいは角に反応性
イオン１５が突き当たり、該イオンの進行方向が曲げら
れ、溝１４の（ｉ［に衝突して発生するものとされてい
る。そして、この現象は溝の開口幅がサブミクロンにな
ると顕著になる。
本発明は、シリコン基板に溝を形成する際、溝の開口幅
がサブミクロンになってもアンダーカットが発生しない
半導体装置の製造方法を提供することを目的とする。
がサブミクロンになってもアンダーカットが発生しない
半導体装置の製造方法を提供することを目的とする。
（問題点を解決するための手段）
本発明の半導体装置の製造方法は、先づシリコン基板の
エツチングマスクとなる絶ｎ膜を該シリコン基板上に形
成し、次に該絶ｎ膜にテーパー角を有する溝を形成し、
その後異方性エツチングを用いて該シリコン基板をエツ
チングすることにより、該シリコン基板に開口部がテー
パー角を有する素子間分離領域用溝を形成するものであ
る。
エツチングマスクとなる絶ｎ膜を該シリコン基板上に形
成し、次に該絶ｎ膜にテーパー角を有する溝を形成し、
その後異方性エツチングを用いて該シリコン基板をエツ
チングすることにより、該シリコン基板に開口部がテー
パー角を有する素子間分離領域用溝を形成するものであ
る。
（作 用）
本発明において、シリコン基板上のエツチングマスクと
なる絶縁膜にテーパー角を有する溝を形成したため、異
方性エツチングの際、反応性イオンが絶縁膜の側壁や角
に突き当たっても、シリコン基板内に形成されつつある
溝内の側壁に衝突することはなく、シたがってアンダー
カットを防止し１ｑろのである。
なる絶縁膜にテーパー角を有する溝を形成したため、異
方性エツチングの際、反応性イオンが絶縁膜の側壁や角
に突き当たっても、シリコン基板内に形成されつつある
溝内の側壁に衝突することはなく、シたがってアンダー
カットを防止し１ｑろのである。
また上述のようなテーパー角を有する素子間分離領域用
溝をシリコン基板内に形成する際、条件を変えて塩素系
ガスによる２回のエツチングを施す方法もあるが、本発
明方法では塩素系ガスによる１回のエツチングで可能と
なる。
溝をシリコン基板内に形成する際、条件を変えて塩素系
ガスによる２回のエツチングを施す方法もあるが、本発
明方法では塩素系ガスによる１回のエツチングで可能と
なる。
（実施例）
以下、図面に基づいて説明する。第１図（ａｌ〜（ｄ）
は本発明の一実施例を示す工程順図である。先づ、シリ
コン基板１上に酸化シリコン膜２を熱酸化法で膜厚約５
０００人に形成する（同図（，１参照）。次に該酸化シ
リコンＩＩ！ｌｌ！２上にレジスト３を９０００人厚に
塗布し、所望のパターニングを行う。このとき、該レジ
スト３のテーパー角を約４５度になるようにする（同図
ｆｂ）参照）。続いて、該レジスト３をマスクとし、Ｃ
Ｆ４＋０２（５％）の混合ガスを用いて該酸化シリコン
膜２に異方性エツチングを施す（同図（Ｃ１参照）。さ
らに、前記エツチング後に残された酸化シリコンＭ２を
マスクとし、ＣＣｌ４−ト０゜（２０％）の混合ガスを
用いて異方性エツチングを施し、前記シリコン基板１に
溝４が形成される（同図（ｄｌ参照）。この満４の断面
形状は開口部において約６０度のテーパー角を有し、溝
の中間部から底部にかけては略矩形をなしている。
は本発明の一実施例を示す工程順図である。先づ、シリ
コン基板１上に酸化シリコン膜２を熱酸化法で膜厚約５
０００人に形成する（同図（，１参照）。次に該酸化シ
リコンＩＩ！ｌｌ！２上にレジスト３を９０００人厚に
塗布し、所望のパターニングを行う。このとき、該レジ
スト３のテーパー角を約４５度になるようにする（同図
ｆｂ）参照）。続いて、該レジスト３をマスクとし、Ｃ
Ｆ４＋０２（５％）の混合ガスを用いて該酸化シリコン
膜２に異方性エツチングを施す（同図（Ｃ１参照）。さ
らに、前記エツチング後に残された酸化シリコンＭ２を
マスクとし、ＣＣｌ４−ト０゜（２０％）の混合ガスを
用いて異方性エツチングを施し、前記シリコン基板１に
溝４が形成される（同図（ｄｌ参照）。この満４の断面
形状は開口部において約６０度のテーパー角を有し、溝
の中間部から底部にかけては略矩形をなしている。
（発明の効果）
以上説明したように本発明によれば、シリコン基板に素
子間分離領域用溝を形成する際、エツチングマスクとな
る絶縁膜にテーパー角を有する溝を形成したため、塩素
系ガスを用いた１回のエツチングで開口部にテーパー角
を有する溝をシリコン基板に形成することができ、所望
の素子間分離領域用溝の開口部がサブミクロンとなって
も、アンダーカットの発生を防止し得る効果があり、半
導体装置のより一層の小型精密化に対し寄与するところ
が大きい。
子間分離領域用溝を形成する際、エツチングマスクとな
る絶縁膜にテーパー角を有する溝を形成したため、塩素
系ガスを用いた１回のエツチングで開口部にテーパー角
を有する溝をシリコン基板に形成することができ、所望
の素子間分離領域用溝の開口部がサブミクロンとなって
も、アンダーカットの発生を防止し得る効果があり、半
導体装置のより一層の小型精密化に対し寄与するところ
が大きい。
第１図（ａ）〜（ｄｉは本発明の一実施例を示す工程順
図、第２図ｆａｌ〜（ｄｌは従来法を示す工程順図、第
３図はアンダーカットを示す断面図、第４図はアンダー
カット発生ｉ構を示す断面図である。 １．１１・・・シリコン基板、２，１２・・酸化シリコ
ン膜、３．１３・・レジスト、４ 、 １４素子間分離
領域用溝、１５・・反応性イオン。
図、第２図ｆａｌ〜（ｄｌは従来法を示す工程順図、第
３図はアンダーカットを示す断面図、第４図はアンダー
カット発生ｉ構を示す断面図である。 １．１１・・・シリコン基板、２，１２・・酸化シリコ
ン膜、３．１３・・レジスト、４ 、 １４素子間分離
領域用溝、１５・・反応性イオン。
Claims (1)
- シリコン基板のエツチングマスクとなる絶縁膜を該シリ
コン基板上に形成し、次に該絶縁膜にテーパー角を有す
る溝を形成し、その後異方性エッチングを用いて該シリ
コン基板をエッチングすることにより、該シリコン基板
に開口部がテーパー角を有する素子間分離領域用溝を形
成する、半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18109785A JPS6242529A (ja) | 1985-08-20 | 1985-08-20 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18109785A JPS6242529A (ja) | 1985-08-20 | 1985-08-20 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6242529A true JPS6242529A (ja) | 1987-02-24 |
Family
ID=16094778
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18109785A Pending JPS6242529A (ja) | 1985-08-20 | 1985-08-20 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6242529A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1999031728A1 (en) * | 1997-12-18 | 1999-06-24 | Advanced Micro Devices, Inc. | A method and system for providing a tapered shallow trench isolation structure profile |
-
1985
- 1985-08-20 JP JP18109785A patent/JPS6242529A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1999031728A1 (en) * | 1997-12-18 | 1999-06-24 | Advanced Micro Devices, Inc. | A method and system for providing a tapered shallow trench isolation structure profile |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS62105426A (ja) | サブミクロン寸法のマスク構造を形成する方法 | |
| JPS6376330A (ja) | 半導体装置の製造方法 | |
| JPS6237936A (ja) | 異なる厚さの層に同時に開孔を形成する方法 | |
| JPH01282839A (ja) | 素子分離の製造方法 | |
| JPS6242529A (ja) | 半導体装置の製造方法 | |
| JPH07297174A (ja) | 半導体装置の製造方法 | |
| JP3552913B2 (ja) | 半導体素子の素子分離方法 | |
| JPH01241142A (ja) | 半導体装置の製造方法 | |
| JPH0422021B2 (ja) | ||
| JPH03240255A (ja) | 半導体装置の製造方法 | |
| JPH01179431A (ja) | 半導体装置の製造方法 | |
| JPS6231492B2 (ja) | ||
| JPH01244636A (ja) | 半導体装置の製造方法 | |
| JPH0732205B2 (ja) | 不揮発性半導体記憶装置の製造方法 | |
| JPS63128642A (ja) | 半導体装置の製造方法 | |
| JPS60240131A (ja) | 半導体装置の製造方法 | |
| JPS59132141A (ja) | 半導体装置の製造方法 | |
| JPH01258472A (ja) | Ｍｏｓ型半導体装置の製造方法 | |
| JPH03239337A (ja) | 半導体装置の製造方法 | |
| JPS6254452A (ja) | 半導体装置の製造方法 | |
| JPS58145145A (ja) | 半導体装置の素子間分離絶縁膜の形成方法 | |
| JPH11163119A (ja) | 半導体装置の製造方法 | |
| JPS61193466A (ja) | 半導体集積回路装置の製造方法 | |
| JPH09260664A (ja) | 半導体装置の製造方法 | |
| JPH07245402A (ja) | 半導体装置の製造方法 |