JPS6242540Y2 - - Google Patents
Info
- Publication number
- JPS6242540Y2 JPS6242540Y2 JP1980148228U JP14822880U JPS6242540Y2 JP S6242540 Y2 JPS6242540 Y2 JP S6242540Y2 JP 1980148228 U JP1980148228 U JP 1980148228U JP 14822880 U JP14822880 U JP 14822880U JP S6242540 Y2 JPS6242540 Y2 JP S6242540Y2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- electronic circuit
- circuit device
- connection
- present
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Description
【考案の詳細な説明】
本考案は、電子回路装置に関するものであり、
特に半導体装置等の電子回路装置を輸送、調整す
る際に静電気などによる高電圧によつて電子回路
装置が破壊、損傷されることを防止するものであ
る。
特に半導体装置等の電子回路装置を輸送、調整す
る際に静電気などによる高電圧によつて電子回路
装置が破壊、損傷されることを防止するものであ
る。
従来より電子回路装置、特に半導体装置は、静
電気などによつて、損傷を受けることが知られて
おり、この損傷を防止するために、端子間に高電
圧を逃がすための余分な回路を組み込んだり、
又、導電性のスポンジなどに半導体装置を差し込
んで取り扱うなどの工夫がなされている。しか
し、前者の場合は余分な回路を付加するため特性
劣化や不良が生じやすく、コストが高くなり、後
者の場合は、いつたん導電性スポンジから取りは
ずすと損傷を防止できないという難点があつた。
電気などによつて、損傷を受けることが知られて
おり、この損傷を防止するために、端子間に高電
圧を逃がすための余分な回路を組み込んだり、
又、導電性のスポンジなどに半導体装置を差し込
んで取り扱うなどの工夫がなされている。しか
し、前者の場合は余分な回路を付加するため特性
劣化や不良が生じやすく、コストが高くなり、後
者の場合は、いつたん導電性スポンジから取りは
ずすと損傷を防止できないという難点があつた。
本考案は、前記従来の欠点をなくす電子回路装
置を提供するものである。
置を提供するものである。
本考案は、基本的には、電気的に保護すべき電
子回路装置の端子間を電気的に接続して一点に集
めるものであり、静電気や事故による高電圧がこ
の点を通過するようにして損傷を防止するもので
ある。
子回路装置の端子間を電気的に接続して一点に集
めるものであり、静電気や事故による高電圧がこ
の点を通過するようにして損傷を防止するもので
ある。
さらに電子回路装置の使用にあたつては、電気
的に接続した箇所を除去することによつて、電子
回路装置を正常に使用できるようにするものであ
る。
的に接続した箇所を除去することによつて、電子
回路装置を正常に使用できるようにするものであ
る。
第１図ａ，ｂは本考案の第１の実施例における
電子回路装置を示すものである。同図に於て第１
図ａは側面断面図、第１図ｂは下面図を示してお
り、１はICチツプを保持する絶縁基板、２はリ
ードピン、３はICチツプ、４はリードピン２と
ICチツプ３のパツドとを接続するワイヤーリー
ド、５はICチツプ３を保護する保護カバー、６
は本考案に係る結線で、リードピン２に電気的に
接続されている。７は結線６の接続部、８は基板
１の切断部である。本実施例に示す如く、本電子
回路装置を使用する時、例えば、本電子回路装置
をICソケツト等に挿入した後、切断部８を切り
落すことによつて、接続部７を除去する。この様
にして各リードピン２はそれぞれ電気的に分離さ
れ使用可能状態となる。ここで絶縁基板１がプリ
ント基板やアルミナ基板であるときは、浅い切り
目を設けておくことにより絶縁基板１を切断部８
で容易に切り落すことが出来る。
電子回路装置を示すものである。同図に於て第１
図ａは側面断面図、第１図ｂは下面図を示してお
り、１はICチツプを保持する絶縁基板、２はリ
ードピン、３はICチツプ、４はリードピン２と
ICチツプ３のパツドとを接続するワイヤーリー
ド、５はICチツプ３を保護する保護カバー、６
は本考案に係る結線で、リードピン２に電気的に
接続されている。７は結線６の接続部、８は基板
１の切断部である。本実施例に示す如く、本電子
回路装置を使用する時、例えば、本電子回路装置
をICソケツト等に挿入した後、切断部８を切り
落すことによつて、接続部７を除去する。この様
にして各リードピン２はそれぞれ電気的に分離さ
れ使用可能状態となる。ここで絶縁基板１がプリ
ント基板やアルミナ基板であるときは、浅い切り
目を設けておくことにより絶縁基板１を切断部８
で容易に切り落すことが出来る。
結線６は蒸着、印刷等の一般的方法によつて容
易に形成出来る。また本実施例では結線６を露出
する構成としているが、絶縁基板１内部に埋込む
様な構成にしても良いことはもちろんである。さ
らに蒸着、印刷等したものを、はぎとり又は、こ
すりとることによつても達成できる。
易に形成出来る。また本実施例では結線６を露出
する構成としているが、絶縁基板１内部に埋込む
様な構成にしても良いことはもちろんである。さ
らに蒸着、印刷等したものを、はぎとり又は、こ
すりとることによつても達成できる。
第２図は本考案の第２の実施例における電子回
路装置の下面図を示すもので、結線の接続部のみ
を外部に露出させていることを特徴としている。
すなわち同図において、１１は絶縁基板、１２は
リードピン、１３は各リードピンを接続する結線
で、絶縁基板１１に埋込まれている。１４は絶縁
基板１１の開孔部１５に設けられた結線１３の接
続部である。
路装置の下面図を示すもので、結線の接続部のみ
を外部に露出させていることを特徴としている。
すなわち同図において、１１は絶縁基板、１２は
リードピン、１３は各リードピンを接続する結線
で、絶縁基板１１に埋込まれている。１４は絶縁
基板１１の開孔部１５に設けられた結線１３の接
続部である。
第２図に示すように本実施例では外部に露出せ
しめた開口部１５に、レーザーなどを照射して結
線の接続部を焼き切る。
しめた開口部１５に、レーザーなどを照射して結
線の接続部を焼き切る。
レーザーを用いる場合、開孔部１５には透明膜
が設けられていてもよく、又、電子回路装置の基
板１１の内部深くにあつても差し支えない。
が設けられていてもよく、又、電子回路装置の基
板１１の内部深くにあつても差し支えない。
また、本実施例では結線１３を１ケ所に集めて
接続部１４を設けているが、開孔部１５に導電シ
ール等を接着し、必要に応じてこの導電シールを
はがして電子回路装置を使用する様にしても良
い。このようにした場合には、電子回路装置の実
装着直前などのテストの際に導電シールをはがし
て行ない、テスト後、不良品のみに該シールを添
付し直すなどの一回の単純操作によつて回路のテ
ストや良品、不良品の判別が合理的に行ないうる
特徴もある。
接続部１４を設けているが、開孔部１５に導電シ
ール等を接着し、必要に応じてこの導電シールを
はがして電子回路装置を使用する様にしても良
い。このようにした場合には、電子回路装置の実
装着直前などのテストの際に導電シールをはがし
て行ない、テスト後、不良品のみに該シールを添
付し直すなどの一回の単純操作によつて回路のテ
ストや良品、不良品の判別が合理的に行ないうる
特徴もある。
以上の様に、本考案によれば、電子回路装置を
機器に装着した後、機器の使用直前に保護機能を
取り去れる簡便な機能を提供出来るので利用価値
が高い。
機器に装着した後、機器の使用直前に保護機能を
取り去れる簡便な機能を提供出来るので利用価値
が高い。
第１図ａ，ｂはそれぞれ本考案の第１の実施例
における電子回路装置の側面断面図および下面
図、第２図は本考案の第２の実施例における電子
回路装置の下面図である。 １，１１……基板（絶縁基板）、２，１２……
外部リード端子（リードピン）、３……回路素子
（ICチツプ）、６，１３……結線。
における電子回路装置の側面断面図および下面
図、第２図は本考案の第２の実施例における電子
回路装置の下面図である。 １，１１……基板（絶縁基板）、２，１２……
外部リード端子（リードピン）、３……回路素子
（ICチツプ）、６，１３……結線。
Claims (1)
- 【実用新案登録請求の範囲】 (1) 回路素子を保持する基板と、この回路素子と
電気的に接続された外部リード端子と、この外
部リード端子の少なくとも２本を電気的に接続
する上記基板上に直接、印刷、蒸着などにより
形成された結線と、この結線を選択的に切断す
るために上記基板上に集中して直接結合して設
けられた切断部とを有することを特徴とする電
子回路装置。 (2) 切断部が導電シールにより形成されているこ
とを特徴とする特許請求の範囲第１項記載の電
子回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1980148228U JPS6242540Y2 (ja) | 1980-10-16 | 1980-10-16 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1980148228U JPS6242540Y2 (ja) | 1980-10-16 | 1980-10-16 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5771350U JPS5771350U (ja) | 1982-04-30 |
| JPS6242540Y2 true JPS6242540Y2 (ja) | 1987-10-31 |
Family
ID=29507691
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1980148228U Expired JPS6242540Y2 (ja) | 1980-10-16 | 1980-10-16 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6242540Y2 (ja) |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4963657U (ja) * | 1972-09-13 | 1974-06-04 | ||
| JPS5540534U (ja) * | 1978-09-05 | 1980-03-15 |
-
1980
- 1980-10-16 JP JP1980148228U patent/JPS6242540Y2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5771350U (ja) | 1982-04-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4371912A (en) | Method of mounting interrelated components | |
| US5275975A (en) | Method of making a relatively flat semiconductor package having a semiconductor chip encapsulated in molded material | |
| EP0071423A2 (en) | Packages for enclosing semiconductor elements | |
| US3550766A (en) | Flat electronic package assembly | |
| JP3378338B2 (ja) | 半導体集積回路装置 | |
| JP2734424B2 (ja) | 半導体装置 | |
| JPS62276855A (ja) | 電子装置保護具、および電子装置保護具を用いた電子装置の実装方法 | |
| JPH06169033A (ja) | 半導体チップの実装方法 | |
| JP3200754B2 (ja) | 半導体装置の製造方法 | |
| JPS617638A (ja) | 半導体装置 | |
| JPS59117278A (ja) | Ｉｃソケツト | |
| JPH0661286A (ja) | 部分的樹脂開封方法 | |
| JPH10135372A (ja) | 半導体装置 | |
| JPS6023168Y2 (ja) | サ−マルヘツド | |
| JPS5925243A (ja) | ダイシング方法 | |
| JPH01319956A (ja) | 半導体集積回路 | |
| JPS6360547A (ja) | 半導体搭載用基板 | |
| JP3169077B2 (ja) | グリッド型パッケ−ジおよびその製造方法 | |
| JP2552511B2 (ja) | 外装面を有するプリント配線板 | |
| JPH025416A (ja) | 半導体集積回路装置 | |
| JPS60150687A (ja) | 半導体装置 | |
| JPS63219148A (ja) | 半導体装置 | |
| JPS63150946A (ja) | 半導体搭載用基板 | |
| JPH04223361A (ja) | 電子部品搭載用基板 | |
| JPH0870057A (ja) | ハイブリッドｉｃ |