JPS6242636A - ロ−カルエリアネツトワ−クにおける通信制御装置 - Google Patents
ロ−カルエリアネツトワ−クにおける通信制御装置Info
- Publication number
- JPS6242636A JPS6242636A JP60182248A JP18224885A JPS6242636A JP S6242636 A JPS6242636 A JP S6242636A JP 60182248 A JP60182248 A JP 60182248A JP 18224885 A JP18224885 A JP 18224885A JP S6242636 A JPS6242636 A JP S6242636A
- Authority
- JP
- Japan
- Prior art keywords
- local storage
- control circuit
- transfer
- extended
- information
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Computer And Data Communications (AREA)
- Small-Scale Networks (AREA)
- Communication Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概 要〕
通信制御装置の転送情報を一時スドアするローカルスト
レージに加えて拡張ローカルストレージを転送系路中に
設けることにより、ローカルストレージへの入出力を高
速化すると共に、ＲＡＳ （信頼性保持）機能を階層化
し得るようにしたものである。
レージに加えて拡張ローカルストレージを転送系路中に
設けることにより、ローカルストレージへの入出力を高
速化すると共に、ＲＡＳ （信頼性保持）機能を階層化
し得るようにしたものである。
転送速度の異なる通信機器間における情報転送に適用で
きる。
きる。
［従来技術とその問題点〕
ローカルエリアネットワーク（以下、ＬＡＮ、という）
においては、第２図に示すように、高速で動作する大型
計算機（Ｐ）と、低速で動作する端末装置（１゛）が多
数接続されるＣ３ＭＡ／ＣＤ（Ｃａｒｒｉｅｒ ５ｅ
ｎｓｅ Ｍｕｌｔｉｐｌｅ ＡｃＣｅ５ｓ ｗｉ
ｔｈ Ｃｏ１１ｉｓｉｏｎＤｅｔｅｃｔｉｏｎ ）方
式などの通信装置間バス（Ｂ）との間にローカルストレ
ージ（２１）および米国のＡｄｖａｎｃｅｄ Ｍｉｃｒ
ｏ Ｄｅｖｉｃｅ社製のＡＭ７９９０ＤＣ等のＬＡＮコ
ントローラ（２２）とを含む通信制御装置（Ｃ）を設け
て、大型計算機（Ｐ）。１一端末装置（Ｔ）との動作速
度の相違を吸収するよ・うに構成されている。
においては、第２図に示すように、高速で動作する大型
計算機（Ｐ）と、低速で動作する端末装置（１゛）が多
数接続されるＣ３ＭＡ／ＣＤ（Ｃａｒｒｉｅｒ ５ｅ
ｎｓｅ Ｍｕｌｔｉｐｌｅ ＡｃＣｅ５ｓ ｗｉ
ｔｈ Ｃｏ１１ｉｓｉｏｎＤｅｔｅｃｔｉｏｎ ）方
式などの通信装置間バス（Ｂ）との間にローカルストレ
ージ（２１）および米国のＡｄｖａｎｃｅｄ Ｍｉｃｒ
ｏ Ｄｅｖｉｃｅ社製のＡＭ７９９０ＤＣ等のＬＡＮコ
ントローラ（２２）とを含む通信制御装置（Ｃ）を設け
て、大型計算機（Ｐ）。１一端末装置（Ｔ）との動作速
度の相違を吸収するよ・うに構成されている。
この通信制御装置（Ｃ）は、マイクロプロセッサ（２３
）の制御のもとにＩ１０インタフェース制御回路（２４
）および内部バス（２５）を介１，２て大型計算４ｆｆ
ｌ （Ｐ）とローカルストレージ（２１）との間で高速
の転送を、また、このローカルストレージ（２１）と端
末装置（′ｒ）との間で内部ハス（２５） 、ＬＡＮコ
ントローラ（２２）通信装置間ハス（Ｂ）を介して低速
の転送が行なわれるように構成されている。
）の制御のもとにＩ１０インタフェース制御回路（２４
）および内部バス（２５）を介１，２て大型計算４ｆｆ
ｌ （Ｐ）とローカルストレージ（２１）との間で高速
の転送を、また、このローカルストレージ（２１）と端
末装置（′ｒ）との間で内部ハス（２５） 、ＬＡＮコ
ントローラ（２２）通信装置間ハス（Ｂ）を介して低速
の転送が行なわれるように構成されている。
このよ・うな従来の構成においては、低速の転送を行な
う端末装置側にローカルストレージ（２１）が占有され
る時間が長いため、大型計算ａ （Ｐ）がこのローカル
ストレージ（２１）にアクセスしようとしても待合せの
機会が多く、大型計算機（Ｐ）のチャネルの負荷が著し
く大きくなる欠点があった。
う端末装置側にローカルストレージ（２１）が占有され
る時間が長いため、大型計算ａ （Ｐ）がこのローカル
ストレージ（２１）にアクセスしようとしても待合せの
機会が多く、大型計算機（Ｐ）のチャネルの負荷が著し
く大きくなる欠点があった。
また、４大型計算機（Ｐ）とローカルストレージ（２１
）間での転送におけるＲＡＳ （信乾性保持）機能とし
て、その転送が高速で行なわれる必要があることから、
ローカルストレ・−ジ（２１）の構成は複雑になるけれ
ども１ビツトエラーなら修復が可能なＥＣＣ方式を用い
ることが好ましく、また、ローカルストレージ（２１）
と端末装置（Ｔ）との間の転送では再送シーケンスもあ
るためＣ、ニバリティチェソクなどの簡単な方式でも充
分であるが、このローカルストレージ（２１）が大型計
算機側と端末装置側の双方に対して転送を行なうためＲ
Ａ Ｓ機能の方式を統一する必要がある。
）間での転送におけるＲＡＳ （信乾性保持）機能とし
て、その転送が高速で行なわれる必要があることから、
ローカルストレ・−ジ（２１）の構成は複雑になるけれ
ども１ビツトエラーなら修復が可能なＥＣＣ方式を用い
ることが好ましく、また、ローカルストレージ（２１）
と端末装置（Ｔ）との間の転送では再送シーケンスもあ
るためＣ、ニバリティチェソクなどの簡単な方式でも充
分であるが、このローカルストレージ（２１）が大型計
算機側と端末装置側の双方に対して転送を行なうためＲ
Ａ Ｓ機能の方式を統一する必要がある。
したがって、ＥＣＣ方式を適用すれば端末装置側に対し
ては過剰な構成となり、また、パリティチェックを用い
れば大型計算機側に対してはエラー発生に対処する処理
の機会が増大することになり、いずれにしても好ましい
ものではなかった。
ては過剰な構成となり、また、パリティチェックを用い
れば大型計算機側に対してはエラー発生に対処する処理
の機会が増大することになり、いずれにしても好ましい
ものではなかった。
本発明は、上記した従来技術の欠点を除去せんとするも
のである。
のである。
通信制御装置内（Ｃ）にＬ Ａ、 Ｎコントローラがア
クセスする拡張ローカルストレージを付設し、ローカル
ストレージと端末装置側との転送をこの拡張ローカルス
トレージを介して行なうようにし、ローカルストレージ
と拡張ローカルストレージ間の転送は転送制御回路を介
する高速転送により行なうと共に、このローカルストレ
ージへの入出力に際してはＥＣＣ方式により、また、拡
張ローカルストレージへの入出力に際してはパリティチ
ェック方式によるエラーチェックを行なうようにした。
クセスする拡張ローカルストレージを付設し、ローカル
ストレージと端末装置側との転送をこの拡張ローカルス
トレージを介して行なうようにし、ローカルストレージ
と拡張ローカルストレージ間の転送は転送制御回路を介
する高速転送により行なうと共に、このローカルストレ
ージへの入出力に際してはＥＣＣ方式により、また、拡
張ローカルストレージへの入出力に際してはパリティチ
ェック方式によるエラーチェックを行なうようにした。
拡張ローカルストレージに対するＬ Ａ Ｎコントロー
ラのアクセスが終了したときに、転送制御回路はローカ
ルストレージに対してアクセス要求を送出し、ローカル
ストレージと拡張ローカルストレージとの間で高速の転
送を行なう。
ラのアクセスが終了したときに、転送制御回路はローカ
ルストレージに対してアクセス要求を送出し、ローカル
ストレージと拡張ローカルストレージとの間で高速の転
送を行なう。
大型計算機とローカルストレージとの間の転送は、この
ローカルストレージが転送制御回路、あるいはマイクロ
プロセッサによりアクセスされていない期間に情報を転
送することによって行なう。
ローカルストレージが転送制御回路、あるいはマイクロ
プロセッサによりアクセスされていない期間に情報を転
送することによって行なう。
第１図は本発明による通信制御装置の実施例を示すもの
で、大型計算機（Ｐ）と多数の端末装置（Ｔ）が接続さ
れた通信装置間バス（Ｂ）との間に設けられた通信制御
装置（Ｃ）の構成に特徴を有しており、大型計算機（Ｐ
）のチャネル（ＣＨ）に接続されマイクロプロセッサ（
３）により制御されるＩ１０インタフェース制御回路（
４）、情報をこの情報に対応するＥＣＣコードと共にス
ト了し、上記大型計算機（Ｐ）および転送制御回路（６
）を介して内部バス（５）との間で高速で情報の転送を
行なうローカルストレージ（１）、このローカルストレ
ージ（１）への入出力に際してＥＣＣコードの付加およ
びＥＣＣコードによるエラーの検査と修正とを行なうＥ
ＣＣ制御回路（８）と、内部バス（５）に接続され情報
を対応するパリティビットと共に一時的に蓄積する拡張
ローカルストレージ（７）と、この拡張ローカルストレ
ージ（７）への入出力に際してパリティビ・７トの付加
およびエラーの検査を行なうパリティ制御回路（９）、
および内部バス（５）と通信装置間バス（Ｂ）との間に
接続されたＬ Ａ Ｎコントローラ（２）とを備える。
で、大型計算機（Ｐ）と多数の端末装置（Ｔ）が接続さ
れた通信装置間バス（Ｂ）との間に設けられた通信制御
装置（Ｃ）の構成に特徴を有しており、大型計算機（Ｐ
）のチャネル（ＣＨ）に接続されマイクロプロセッサ（
３）により制御されるＩ１０インタフェース制御回路（
４）、情報をこの情報に対応するＥＣＣコードと共にス
ト了し、上記大型計算機（Ｐ）および転送制御回路（６
）を介して内部バス（５）との間で高速で情報の転送を
行なうローカルストレージ（１）、このローカルストレ
ージ（１）への入出力に際してＥＣＣコードの付加およ
びＥＣＣコードによるエラーの検査と修正とを行なうＥ
ＣＣ制御回路（８）と、内部バス（５）に接続され情報
を対応するパリティビットと共に一時的に蓄積する拡張
ローカルストレージ（７）と、この拡張ローカルストレ
ージ（７）への入出力に際してパリティビ・７トの付加
およびエラーの検査を行なうパリティ制御回路（９）、
および内部バス（５）と通信装置間バス（Ｂ）との間に
接続されたＬ Ａ Ｎコントローラ（２）とを備える。
大型計算機（Ｐ）から端末装置（Ｔ）への情報転送を行
なう場合についてその動作を説明すると、大型計算機（
Ｐ）のチャネル（ＣＨ）からの情報は、ローカルストレ
ージ（１）が転送制御回路（６）およびマイクロプロセ
ッサ（３）によりアクセスされていない期間に、Ｉ１０
インタフェース制御回路（４）を経てローカルストレー
ジ（］）に高速で転送され、ＥＣＣ制御回路（８）によ
り生成されたＥＣＣコードと共にストアされる。拡張ロ
ーカルストレージ（７）とＬＡＮコントローラ（２）を
介する端末装置（Ｔ）との間の転送が終了したときにこ
のローカルストレージ（１）に端末装置側への未転送情
報があれば、この情報はローカルストレージ（１）から
ＥＣＣ制御回路（８）によりＥＣＣコードによるエラー
チェックを行なって１ビツトエラーを訂正した後転送制
御回路（６）を介して内部バス（５）へ送出され、拡張
ローカルストレージ（７）ではこの内部バス（５）上の
情報にパリティ制御回路（９）により生成されたパリテ
ィビットを付加してストアする。
なう場合についてその動作を説明すると、大型計算機（
Ｐ）のチャネル（ＣＨ）からの情報は、ローカルストレ
ージ（１）が転送制御回路（６）およびマイクロプロセ
ッサ（３）によりアクセスされていない期間に、Ｉ１０
インタフェース制御回路（４）を経てローカルストレー
ジ（］）に高速で転送され、ＥＣＣ制御回路（８）によ
り生成されたＥＣＣコードと共にストアされる。拡張ロ
ーカルストレージ（７）とＬＡＮコントローラ（２）を
介する端末装置（Ｔ）との間の転送が終了したときにこ
のローカルストレージ（１）に端末装置側への未転送情
報があれば、この情報はローカルストレージ（１）から
ＥＣＣ制御回路（８）によりＥＣＣコードによるエラー
チェックを行なって１ビツトエラーを訂正した後転送制
御回路（６）を介して内部バス（５）へ送出され、拡張
ローカルストレージ（７）ではこの内部バス（５）上の
情報にパリティ制御回路（９）により生成されたパリテ
ィビットを付加してストアする。
このローカルストレージ（１）と拡張ローカルストレー
ジ（７）間の転送も高速で行われる。
ジ（７）間の転送も高速で行われる。
この拡張ローカルストレージ（７）にＨＭＡされている
情報は、ＬＡＮコントローラ（２）からの要求によって
パリティ制御回路（９）によるエラー検査の後、通信装
置間バス（Ｂ）を介して端末（Ｔ）に転送される。
情報は、ＬＡＮコントローラ（２）からの要求によって
パリティ制御回路（９）によるエラー検査の後、通信装
置間バス（Ｂ）を介して端末（Ｔ）に転送される。
一方、端末（Ｔ）から大型計算機（Ｐ）への転送は、端
末（Ｔ）からの情報が低速でＬＡＮコントローラ（２）
、内部バス（５）を経てパリティ制御回路（９）により
生成されたパリティビットと共に拡張ローカルストレー
ジ（７）にストアされる。次いで、この拡張ローカルス
トレージ（７）がＬＡＮコントローラ（２）によってア
クセスされていない期間に、上述のようにこの拡張ロー
カルストレージ（７）にストアされていた情報はパリテ
ィ制御回路（９）によるパリティチェックの後、転送制
御回路（６）に向けて送出される。若し、このパリティ
チェックによりエラーが発見されると転送制御回路（６
）はＬＡＮコントローラ（２）に再送要求を行なう。
末（Ｔ）からの情報が低速でＬＡＮコントローラ（２）
、内部バス（５）を経てパリティ制御回路（９）により
生成されたパリティビットと共に拡張ローカルストレー
ジ（７）にストアされる。次いで、この拡張ローカルス
トレージ（７）がＬＡＮコントローラ（２）によってア
クセスされていない期間に、上述のようにこの拡張ロー
カルストレージ（７）にストアされていた情報はパリテ
ィ制御回路（９）によるパリティチェックの後、転送制
御回路（６）に向けて送出される。若し、このパリティ
チェックによりエラーが発見されると転送制御回路（６
）はＬＡＮコントローラ（２）に再送要求を行なう。
エラーのない情報については、ＥＣＣ制御回路（８）に
よりＥＣＣコードを付加してローカルストレージ（１）
にストアさせる。
よりＥＣＣコードを付加してローカルストレージ（１）
にストアさせる。
このローカルストレージ（１）からＩ／○インタフェー
ス制御回路（４）を介する大型計算機（Ｐ）への転送は
サイクリ・ツク、あるいはポーリング等の周知技術を適
用して行なうことができる。
ス制御回路（４）を介する大型計算機（Ｐ）への転送は
サイクリ・ツク、あるいはポーリング等の周知技術を適
用して行なうことができる。
なお、上記説明では転送の制御について具体的に述べな
かったけれども、Ｉ１０インタフェース制御回路（４）
、マイクロプロセッサ（３）、転送制御回路（６） 、
ＬＡＮコントローラ（２）等により周知の手法で行なわ
れるものである。
かったけれども、Ｉ１０インタフェース制御回路（４）
、マイクロプロセッサ（３）、転送制御回路（６） 、
ＬＡＮコントローラ（２）等により周知の手法で行なわ
れるものである。
また、ローカルストレージ（１）と拡張ローカルストレ
ージ（７）との間の転送を高速で行ない得ることから、
第３図に示すように、転送制御回路（６） 、Ｉ１０イ
ンタフェース制御回路（４）およびマイクロプロセッサ
（３）からのローカルストレージ（１）へのアクセス要
求を１サイクル毎の時分割によって許可するように構成
しておくことができるので、これらのアクセス要求が競
合した場合でも最大２サイクルの待合せで済むので、大
型計算機（Ｐ）のチャネル（ＣＨ）の負担を軽減するこ
とができる。
ージ（７）との間の転送を高速で行ない得ることから、
第３図に示すように、転送制御回路（６） 、Ｉ１０イ
ンタフェース制御回路（４）およびマイクロプロセッサ
（３）からのローカルストレージ（１）へのアクセス要
求を１サイクル毎の時分割によって許可するように構成
しておくことができるので、これらのアクセス要求が競
合した場合でも最大２サイクルの待合せで済むので、大
型計算機（Ｐ）のチャネル（ＣＨ）の負担を軽減するこ
とができる。
通信制御装置内に設けた拡張ローカルストレージを介し
てローカルストレージとＬ Ａ Ｎコントローラ間の情
報転送を行なうように構成したことによって、ローカル
ストレージの入出力を高速で行なうことができるので大
型計算機のチャネルの待合せによる負担が軽減され、ま
た、ＲＡＳ機能を階層化して最適のエラーチェック方式
を採用することができるという格別の効果を達成するこ
とができる。
てローカルストレージとＬ Ａ Ｎコントローラ間の情
報転送を行なうように構成したことによって、ローカル
ストレージの入出力を高速で行なうことができるので大
型計算機のチャネルの待合せによる負担が軽減され、ま
た、ＲＡＳ機能を階層化して最適のエラーチェック方式
を採用することができるという格別の効果を達成するこ
とができる。
第１図は本発明の実施例、第２図は従来例、第３図は本
発明においてローカルストレージに対するアクセスを時
分割によって許容する場合のタイムチャートを示す。 第１図において、Ｐは大型計算機、Ｔは端末、１はロー
カルストレージ、７は拡張ローカルストレージ、８はＥ
ＣＣ制御回路、９はパリティ制御回路である。 ズ貸４仲１ 第１図 従 ＃ 砕゛１ 第２図 Ｕ−でル入１−シーシ゛″の 了りぞズダイムｑ−ｒ−ト 第３０
発明においてローカルストレージに対するアクセスを時
分割によって許容する場合のタイムチャートを示す。 第１図において、Ｐは大型計算機、Ｔは端末、１はロー
カルストレージ、７は拡張ローカルストレージ、８はＥ
ＣＣ制御回路、９はパリティ制御回路である。 ズ貸４仲１ 第１図 従 ＃ 砕゛１ 第２図 Ｕ−でル入１−シーシ゛″の 了りぞズダイムｑ−ｒ−ト 第３０
Claims (1)
- ローカルエリアネットワークにおける大型計算機（Ｐ）
と端末（Ｔ）との間に設けられる通信制御装置（Ｃ）に
おいて、ローカルストレージ（１）と拡張ローカルスト
レージ（７）とを介して上記大型計算機（Ｐ）と端末（
Ｔ）との転送を行なうようにすると共に、大型計算機（
Ｐ）とローカルストレージ（１）と拡張ローカルストレ
ージ（７）間の転送は高速で、また、拡張ローカルスト
レージ（７）と端末（２）間の転送は低速で夫々行ない
、更に、ローカルストレージ（１）への入出力に際して
ＥＣＣコードの付加およびＥＣＣコードによるエラーの
検査と修正を行なうＥＣＣ制御回路（８）と、拡張ロー
カルストレージ（７）への入出力に際してパリティビッ
トの付加と検査を行なうパリティ制御回路（９）とを設
けたことを特徴とするローカルエリアネットワークにお
ける通信制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60182248A JPS6242636A (ja) | 1985-08-20 | 1985-08-20 | ロ−カルエリアネツトワ−クにおける通信制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60182248A JPS6242636A (ja) | 1985-08-20 | 1985-08-20 | ロ−カルエリアネツトワ−クにおける通信制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6242636A true JPS6242636A (ja) | 1987-02-24 |
Family
ID=16114934
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60182248A Pending JPS6242636A (ja) | 1985-08-20 | 1985-08-20 | ロ−カルエリアネツトワ−クにおける通信制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6242636A (ja) |
-
1985
- 1985-08-20 JP JP60182248A patent/JPS6242636A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN118550857B (zh) | 一种数据传输方法、装置、电子设备以及存储介质 | |
| EP0969384A2 (en) | Method and apparatus for processing information, and providing medium | |
| JPH0375895B2 (ja) | ||
| JP2713204B2 (ja) | 情報処理システム | |
| JPS6055752A (ja) | パケツト処理方式 | |
| KR960014177B1 (ko) | 병렬데이터처리시스템의 데이터통신장치 | |
| JPS61256449A (ja) | パス診断方式 | |
| JPS63292356A (ja) | Ｄｍａ制御装置 | |
| JPS602705B2 (ja) | オプシヨン接続方式 | |
| JPS63298459A (ja) | 個別自動初期プログラムロ−ド方式 | |
| JPS63249243A (ja) | 二次記憶情報セ−ブ方式 | |
| JPS63213049A (ja) | 入出力制御装置のデ−タ転送方式 | |
| JPH03163654A (ja) | データ通信方式 | |
| JPS62286137A (ja) | 分散フアイル処理方式 | |
| JPH05134952A (ja) | データ転送システム | |
| JPS60110067A (ja) | 簡易型メモリデ−タ転送装置 | |
| JPS6184706A (ja) | プログラマブルコントロ−ラ | |
| JPH04257957A (ja) | バス切替制御におけるエラー処理方式 | |
| JPH0130170B2 (ja) | ||
| JPH01161942A (ja) | データ伝送装置及び方法 | |
| JPS62166632A (ja) | デ−タ通信方式 | |
| JPH02301851A (ja) | システムバスアクセス方式 | |
| JPH01126749A (ja) | 周辺機器データ制御装置 | |
| JPS59226541A (ja) | 伝送方法 | |
| JPS60222951A (ja) | デ−タ転送方式 |