JPS624341A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS624341A JPS624341A JP60143721A JP14372185A JPS624341A JP S624341 A JPS624341 A JP S624341A JP 60143721 A JP60143721 A JP 60143721A JP 14372185 A JP14372185 A JP 14372185A JP S624341 A JPS624341 A JP S624341A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor substrate
- substrate
- chips
- tape
- grooves
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P72/00—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof
- H10P72/70—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping
- H10P72/74—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping using temporarily an auxiliary support
- H10P72/7402—Wafer tapes, e.g. grinding or dicing support tapes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P54/00—Cutting or separating of wafers, substrates or parts of devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P72/00—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof
- H10P72/70—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping
- H10P72/74—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping using temporarily an auxiliary support
- H10P72/7416—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
Landscapes
- Processing Of Stones Or Stones Resemblance Materials (AREA)
- Dicing (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
【発明の技術分野〕
本発明は半導体装置の製造方法に関し、特にアセンブリ
工程で半導体基板を個々のチップに分離する際に使用さ
れるものである。
工程で半導体基板を個々のチップに分離する際に使用さ
れるものである。
半導体基板を個々のチップに分離するための従来の方法
を第２図（ａ）〜（ｇ）を参照して説明する。
を第２図（ａ）〜（ｇ）を参照して説明する。
まず、素子製造工程が終了した半導体基板１の表面１ａ
に保護テープ２を貼付する（第２図、（ａ）図示）。次
に、半導体基板１の裏面側から研磨して所定厚さの半導
体基板１′とする（同図（ｂ）図示）。つづいて、半導
体基板１′の表面１ａ−から保護テープ２を剥離して所
定厚さの半導体基板１″を得る（同図（ｃ）及び（ｄ）
図示）。以上の工程は一般にラッピング工程と称されて
いる。
に保護テープ２を貼付する（第２図、（ａ）図示）。次
に、半導体基板１の裏面側から研磨して所定厚さの半導
体基板１′とする（同図（ｂ）図示）。つづいて、半導
体基板１′の表面１ａ−から保護テープ２を剥離して所
定厚さの半導体基板１″を得る（同図（ｃ）及び（ｄ）
図示）。以上の工程は一般にラッピング工程と称されて
いる。
次いで、半導体基板１′の裏面１−ｂに飛散防止テープ
３を貼付する（同図（ｅ）図示）。つづいて、半導体基
板１″の表面１−ａの所定位置からカッティングして前
記飛散防止テープ３に達する溝４、・・・を形成し、半
導体基板１゛を個々のチップ５、・・・に分離する（同
図（ｆ）図示）。以上の（ｅ）及び（ｆ）の工程は一般
にブレード・ダイシング工程と称されている。
３を貼付する（同図（ｅ）図示）。つづいて、半導体基
板１″の表面１−ａの所定位置からカッティングして前
記飛散防止テープ３に達する溝４、・・・を形成し、半
導体基板１゛を個々のチップ５、・・・に分離する（同
図（ｆ）図示）。以上の（ｅ）及び（ｆ）の工程は一般
にブレード・ダイシング工程と称されている。
次いで、飛散防止テープ３側から圧力を加え、飛散防止
テープ３からチップ５、・・・の裏面５ａを剥離し、半
導体基板１からのチップ５、・・・の分離工程を終了す
る（同図（ｇ）図示）。
テープ３からチップ５、・・・の裏面５ａを剥離し、半
導体基板１からのチップ５、・・・の分離工程を終了す
る（同図（ｇ）図示）。
しかし、上述した従来の方法では、第２図（Ｃ）の工程
で半導体基板１゛の表面１″ａから保護テープ２を剥離
する際に半導体基板１′が破損し易いという欠点がある
。この欠点は半導体基板１′の厚さが薄く、大口径にな
るほど顕著となる。
で半導体基板１゛の表面１″ａから保護テープ２を剥離
する際に半導体基板１′が破損し易いという欠点がある
。この欠点は半導体基板１′の厚さが薄く、大口径にな
るほど顕著となる。
本発明は上記欠点を解消するためになされたものであり
、半導体基板のチップへの分割工程で半導体基板の破損
を防止し得る半導体装置の製造方法を提供しようとする
ものである。
、半導体基板のチップへの分割工程で半導体基板の破損
を防止し得る半導体装置の製造方法を提供しようとする
ものである。
本発明の半導体装置の製造方法は、半導体基板を個々の
チップに分離するために半導体基板の表面から所定深さ
の溝を形成する工程（ブレード・ダイシング工程）と、
該半導体基板の表面をテープで被覆する工程と、該半導
体基板の裏面から前記溝底部近傍まで研磨して所定厚さ
とする工程（ラッピング工程）と、前記溝底部から半導
体基板底部までを破断させ、個々のチップに分離する工
程とを具備したことを特徴とするものである。
チップに分離するために半導体基板の表面から所定深さ
の溝を形成する工程（ブレード・ダイシング工程）と、
該半導体基板の表面をテープで被覆する工程と、該半導
体基板の裏面から前記溝底部近傍まで研磨して所定厚さ
とする工程（ラッピング工程）と、前記溝底部から半導
体基板底部までを破断させ、個々のチップに分離する工
程とを具備したことを特徴とするものである。
このような方法によれば、従来の方法とはブレード・ダ
イシング工程とラッピング工程とを逆にしているので、
半導体基板から直接テープを剥離する工程がなくなり、
半導体基板の破損を防止することができる。
イシング工程とラッピング工程とを逆にしているので、
半導体基板から直接テープを剥離する工程がなくなり、
半導体基板の破損を防止することができる。
以下、本発明の実施例を第１図（ａ）〜（ｄ）を参照し
て説明する。
て説明する。
まず、素子製造工程が終了した半導体基板１１の表面１
１ａの所定位置からカッティングして所定深さの溝１２
を形成する（ブレード・ダイシング工程）（第１図（ａ
）図示）。次に、半導体基板１１の表面側に飛散防止テ
ープを兼ねる保護テープ１３を貼付する（同図（ｂ）図
示）。つづいて、半導体基板１１の裏面を前記溝１２の
底部近傍、まで研磨して所定厚さの半導体基板１１′と
する（ラッピング工程）（同図（Ｃ）図示）。次いで、
半導体基板１１゛の裏面１１′ｂからゴムローラー等に
より圧力を加え、前記溝１２と半導体基板Ｉ Ｌ−の裏
面１１′ｂとの間を破断させて個々のチップ１４、・・
・に分離し、更に保護テープ１３からチップ１４、・・
・の表面１４ａを剥離し、半導体基板１１からチップ１
４、・・・への分離工程を終了する（同図（ｄ）図示）
。
１ａの所定位置からカッティングして所定深さの溝１２
を形成する（ブレード・ダイシング工程）（第１図（ａ
）図示）。次に、半導体基板１１の表面側に飛散防止テ
ープを兼ねる保護テープ１３を貼付する（同図（ｂ）図
示）。つづいて、半導体基板１１の裏面を前記溝１２の
底部近傍、まで研磨して所定厚さの半導体基板１１′と
する（ラッピング工程）（同図（Ｃ）図示）。次いで、
半導体基板１１゛の裏面１１′ｂからゴムローラー等に
より圧力を加え、前記溝１２と半導体基板Ｉ Ｌ−の裏
面１１′ｂとの間を破断させて個々のチップ１４、・・
・に分離し、更に保護テープ１３からチップ１４、・・
・の表面１４ａを剥離し、半導体基板１１からチップ１
４、・・・への分離工程を終了する（同図（ｄ）図示）
。
このような方法によれば、従来の方法と異なり、ブレー
ド・ダイシング工程を先に行ない、ついで保護テープ１
３を貼付し、更にラッピング工程を行なった後、個々の
チップ１４、・・・に分割しているので、半導体基板１
１の状態でテープを剥離する工程がない。この結果、半
導体基板が破損することはなく、特に厚さが薄く、大口
径の基板の分離工程に適した方法といえる。また、従来
の方法ではラッピング時に保護テープを、ブレード・ダ
イシング時に飛散防止テープをそれぞれ使用しているが
、本発明方法ではラッピング工程時にのみ保護テープ（
飛散防止テープを兼ねる）１３を貼付すればよいので、
作業能率が向上するとともに、コストを低減することが
できる。
ド・ダイシング工程を先に行ない、ついで保護テープ１
３を貼付し、更にラッピング工程を行なった後、個々の
チップ１４、・・・に分割しているので、半導体基板１
１の状態でテープを剥離する工程がない。この結果、半
導体基板が破損することはなく、特に厚さが薄く、大口
径の基板の分離工程に適した方法といえる。また、従来
の方法ではラッピング時に保護テープを、ブレード・ダ
イシング時に飛散防止テープをそれぞれ使用しているが
、本発明方法ではラッピング工程時にのみ保護テープ（
飛散防止テープを兼ねる）１３を貼付すればよいので、
作業能率が向上するとともに、コストを低減することが
できる。
以上詳述した如く本発明の半導体製造装置によれば、半
導体基板のチップへの分割工程で半導体基板の破損を防
止することができ、特に厚さが薄く、大口径の半導体基
板に適用した場合に歩留りを向上できる等顕著な効果を
奏するものである。
導体基板のチップへの分割工程で半導体基板の破損を防
止することができ、特に厚さが薄く、大口径の半導体基
板に適用した場合に歩留りを向上できる等顕著な効果を
奏するものである。
第１図（ａ）〜（ｄ）は本発明の実施例における半導体
基板からチップへの分割工程を示す断面図、第２図（ａ
）〜（ｇ）は従来の半導体基板からチップへの分割工程
を示す断面図である。 １１・・・半導体基板、１２・・・溝、１３・・・保護
チー°ブ、１４・・・チップ。 出願人代理人 弁理士 鈴江武彦 第１図 第２図
基板からチップへの分割工程を示す断面図、第２図（ａ
）〜（ｇ）は従来の半導体基板からチップへの分割工程
を示す断面図である。 １１・・・半導体基板、１２・・・溝、１３・・・保護
チー°ブ、１４・・・チップ。 出願人代理人 弁理士 鈴江武彦 第１図 第２図
Claims (1)
- 半導体基板を個々のチップに分離するために半導体基板
の表面から所定深さの溝を形成する工程と、該半導体基
板の表面をテープで被覆する工程と、該半導体基板の裏
面から前記溝底部近傍まで研磨して所定厚さとする工程
と、前記溝底部から半導体基板底部までを破断させ、個
々のチップに分離する工程とを具備したことを特徴とす
る半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60143721A JPS624341A (ja) | 1985-06-29 | 1985-06-29 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60143721A JPS624341A (ja) | 1985-06-29 | 1985-06-29 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS624341A true JPS624341A (ja) | 1987-01-10 |
Family
ID=15345445
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60143721A Pending JPS624341A (ja) | 1985-06-29 | 1985-06-29 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS624341A (ja) |
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0288203A (ja) * | 1988-09-26 | 1990-03-28 | Nec Corp | 半導体素子の製造方法 |
| US4978639A (en) * | 1989-01-10 | 1990-12-18 | Avantek, Inc. | Method for the simultaneous formation of via-holes and wraparound plating on semiconductor chips |
| US6184109B1 (en) | 1997-07-23 | 2001-02-06 | Kabushiki Kaisha Toshiba | Method of dividing a wafer and method of manufacturing a semiconductor device |
| US6294439B1 (en) | 1997-07-23 | 2001-09-25 | Kabushiki Kaisha Toshiba | Method of dividing a wafer and method of manufacturing a semiconductor device |
| US6337258B1 (en) | 1999-07-22 | 2002-01-08 | Kabushiki Kaisha Toshiba | Method of dividing a wafer |
| US6558975B2 (en) * | 2000-08-31 | 2003-05-06 | Lintec Corporation | Process for producing semiconductor device |
| CN100355032C (zh) * | 2002-03-12 | 2007-12-12 | 浜松光子学株式会社 | 基板的分割方法 |
| US7396742B2 (en) | 2000-09-13 | 2008-07-08 | Hamamatsu Photonics K.K. | Laser processing method for cutting a wafer-like object by using a laser to form modified regions within the object |
| US8058103B2 (en) | 2003-09-10 | 2011-11-15 | Hamamatsu Photonics K.K. | Semiconductor substrate cutting method |
| US8865566B2 (en) | 2002-12-03 | 2014-10-21 | Hamamatsu Photonics K.K. | Method of cutting semiconductor substrate |
| KR20170016284A (ko) | 2015-08-03 | 2017-02-13 | 가부시기가이샤 디스코 | 피가공물의 가공 방법 |
| JP2017117959A (ja) * | 2015-12-24 | 2017-06-29 | リンテック株式会社 | 半導体ウエハの加工方法、半導体チップの製造方法及び加工半導体ウエハ |
-
1985
- 1985-06-29 JP JP60143721A patent/JPS624341A/ja active Pending
Cited By (36)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0288203A (ja) * | 1988-09-26 | 1990-03-28 | Nec Corp | 半導体素子の製造方法 |
| US4978639A (en) * | 1989-01-10 | 1990-12-18 | Avantek, Inc. | Method for the simultaneous formation of via-holes and wraparound plating on semiconductor chips |
| US6184109B1 (en) | 1997-07-23 | 2001-02-06 | Kabushiki Kaisha Toshiba | Method of dividing a wafer and method of manufacturing a semiconductor device |
| US6294439B1 (en) | 1997-07-23 | 2001-09-25 | Kabushiki Kaisha Toshiba | Method of dividing a wafer and method of manufacturing a semiconductor device |
| US6337258B1 (en) | 1999-07-22 | 2002-01-08 | Kabushiki Kaisha Toshiba | Method of dividing a wafer |
| US6558975B2 (en) * | 2000-08-31 | 2003-05-06 | Lintec Corporation | Process for producing semiconductor device |
| US8946592B2 (en) | 2000-09-13 | 2015-02-03 | Hamamatsu Photonics K.K. | Laser processing method and laser processing apparatus |
| US8937264B2 (en) | 2000-09-13 | 2015-01-20 | Hamamatsu Photonics K.K. | Laser processing method and laser processing apparatus |
| US7547613B2 (en) | 2000-09-13 | 2009-06-16 | Hamamatsu Photonics K.K. | Laser processing method and laser processing apparatus |
| US7592238B2 (en) | 2000-09-13 | 2009-09-22 | Hamamatsu Photonics K.K. | Laser processing method and laser processing apparatus |
| US7615721B2 (en) | 2000-09-13 | 2009-11-10 | Hamamatsu Photonics K.K. | Laser processing method and laser processing apparatus |
| US7626137B2 (en) | 2000-09-13 | 2009-12-01 | Hamamatsu Photonics K.K. | Laser cutting by forming a modified region within an object and generating fractures |
| US10796959B2 (en) | 2000-09-13 | 2020-10-06 | Hamamatsu Photonics K.K. | Laser processing method and laser processing apparatus |
| US9837315B2 (en) | 2000-09-13 | 2017-12-05 | Hamamatsu Photonics K.K. | Laser processing method and laser processing apparatus |
| US7396742B2 (en) | 2000-09-13 | 2008-07-08 | Hamamatsu Photonics K.K. | Laser processing method for cutting a wafer-like object by using a laser to form modified regions within the object |
| US8946591B2 (en) | 2000-09-13 | 2015-02-03 | Hamamatsu Photonics K.K. | Method of manufacturing a semiconductor device formed using a substrate cutting method |
| US9287177B2 (en) | 2002-03-12 | 2016-03-15 | Hamamatsu Photonics K.K. | Substrate dividing method |
| US9553023B2 (en) | 2002-03-12 | 2017-01-24 | Hamamatsu Photonics K.K. | Substrate dividing method |
| CN100355032C (zh) * | 2002-03-12 | 2007-12-12 | 浜松光子学株式会社 | 基板的分割方法 |
| US11424162B2 (en) | 2002-03-12 | 2022-08-23 | Hamamatsu Photonics K.K. | Substrate dividing method |
| US9142458B2 (en) | 2002-03-12 | 2015-09-22 | Hamamatsu Photonics K.K. | Substrate dividing method |
| EP2400539A2 (en) | 2002-03-12 | 2011-12-28 | Hamamatsu Photonics K.K. | Substrate dividing method |
| US9543207B2 (en) | 2002-03-12 | 2017-01-10 | Hamamatsu Photonics K.K. | Substrate dividing method |
| US9543256B2 (en) | 2002-03-12 | 2017-01-10 | Hamamatsu Photonics K.K. | Substrate dividing method |
| US9548246B2 (en) | 2002-03-12 | 2017-01-17 | Hamamatsu Photonics K.K. | Substrate dividing method |
| US8889525B2 (en) | 2002-03-12 | 2014-11-18 | Hamamatsu Photonics K.K. | Substrate dividing method |
| EP2194575A2 (en) | 2002-03-12 | 2010-06-09 | Hamamatsu Photonics K.K. | Substrate Dividing Method |
| EP3664131A2 (en) | 2002-03-12 | 2020-06-10 | Hamamatsu Photonics K. K. | Substrate dividing method |
| US9711405B2 (en) | 2002-03-12 | 2017-07-18 | Hamamatsu Photonics K.K. | Substrate dividing method |
| US10622255B2 (en) | 2002-03-12 | 2020-04-14 | Hamamatsu Photonics K.K. | Substrate dividing method |
| EP3252806A1 (en) | 2002-03-12 | 2017-12-06 | Hamamatsu Photonics K.K. | Substrate dividing method |
| US10068801B2 (en) | 2002-03-12 | 2018-09-04 | Hamamatsu Photonics K.K. | Substrate dividing method |
| US8865566B2 (en) | 2002-12-03 | 2014-10-21 | Hamamatsu Photonics K.K. | Method of cutting semiconductor substrate |
| US8058103B2 (en) | 2003-09-10 | 2011-11-15 | Hamamatsu Photonics K.K. | Semiconductor substrate cutting method |
| KR20170016284A (ko) | 2015-08-03 | 2017-02-13 | 가부시기가이샤 디스코 | 피가공물의 가공 방법 |
| JP2017117959A (ja) * | 2015-12-24 | 2017-06-29 | リンテック株式会社 | 半導体ウエハの加工方法、半導体チップの製造方法及び加工半導体ウエハ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS624341A (ja) | 半導体装置の製造方法 | |
| EP1681713A4 (en) | SURFACE PROTECTION FILM AND SEMICONDUCTOR WAFER LAPPING METHOD | |
| CN111900078B (zh) | 一种铌酸锂晶圆的减薄方法 | |
| JP2007109927A (ja) | 表面保護フィルム剥離方法および表面保護フィルム剥離装置 | |
| JPH09141646A (ja) | 基板加工方法 | |
| JP2005050997A (ja) | 半導体素子分離方法 | |
| CN108122735A (zh) | 晶片的加工方法 | |
| JPH08148452A (ja) | 基板表面保護テープ及び基板裏面研削方法 | |
| JPH04297056A (ja) | 半導体装置の製造方法 | |
| JPS61260629A (ja) | ウエハ加工用フイルム | |
| JPS6222439A (ja) | ウエ−ハ保護テ−プ | |
| JP3325646B2 (ja) | 半導体ウエハの裏面研削方法および保護テープ貼付機 | |
| JPH0574934A (ja) | 薄型チツプの形成方法 | |
| JPS61180442A (ja) | 半導体装置の製造方法 | |
| JPH04223356A (ja) | 半導体装置の製造方法 | |
| JPH0618190B2 (ja) | ウエハ加工用フイルム | |
| JPS61280660A (ja) | 半導体装置の製造方法 | |
| JPH04307756A (ja) | 半導体素子の分離方法 | |
| JPH09115863A (ja) | 表面保護テープ貼り付け方法およびその装置 | |
| JPH0637181A (ja) | 半導体装置の製造方法 | |
| JP2001044142A (ja) | シリコンウエハの切断方法 | |
| JP2009094292A (ja) | 半導体装置の製造方法 | |
| JPH04336448A (ja) | 半導体装置の製造方法 | |
| JPH06224299A (ja) | 半導体ウェーハの分割方法及び分割システム | |
| JPS59103342A (ja) | 半導体装置の製造方法 |