JPS624365A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS624365A JPS624365A JP60144329A JP14432985A JPS624365A JP S624365 A JPS624365 A JP S624365A JP 60144329 A JP60144329 A JP 60144329A JP 14432985 A JP14432985 A JP 14432985A JP S624365 A JPS624365 A JP S624365A
- Authority
- JP
- Japan
- Prior art keywords
- base
- layer
- electrode
- gaas
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/40—Crystalline structures
- H10D62/405—Orientations of crystalline planes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D48/00—Individual devices not covered by groups H10D1/00 - H10D44/00
- H10D48/30—Devices controlled by electric currents or voltages
- H10D48/32—Devices controlled by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H10D48/36—Unipolar devices
- H10D48/362—Unipolar transistors having ohmic electrodes on emitter-like, base-like, and collector-like regions, e.g. hot electron transistors [HET], metal base transistors [MBT], resonant tunnelling transistors [RTT], bulk barrier transistors [BBT], planar doped barrier transistors [PDBT] or charge injection transistors [CHINT]
Landscapes
- Bipolar Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
この発明は、ホットエレクトロントランジスタ素子を備
えた半導体装置において、 ホットエレクトロントランジスタ素子のベース電流のベ
ース領域内の方向を選択された晶帯軸方向に設定するこ
とにより、 ベース抵抗値を低く安定するようにするものである。
えた半導体装置において、 ホットエレクトロントランジスタ素子のベース電流のベ
ース領域内の方向を選択された晶帯軸方向に設定するこ
とにより、 ベース抵抗値を低く安定するようにするものである。
本発明は半導体装置、特に最近開発されつつある、ホッ
トエレクトロントランジスタ（ＩＩＥＴ； １ｌｏｔＥ
ｌｅｃｔｒｏｎ Ｔｒａｎｓｉｓｔｏｒ）或いはＴＩＩ
ＥＴＡ （ＴｕｎｎｅｌｉｎｇＨｏｔ Ｅｌｅｃｔｒｏ
ｎ Ｔｒａｎｓｆｅｒ Ａｍｐｌｉｆｉｅｒ）と呼ばれ
る半導体装置の改良に関する。
トエレクトロントランジスタ（ＩＩＥＴ； １ｌｏｔＥ
ｌｅｃｔｒｏｎ Ｔｒａｎｓｉｓｔｏｒ）或いはＴＩＩ
ＥＴＡ （ＴｕｎｎｅｌｉｎｇＨｏｔ Ｅｌｅｃｔｒｏ
ｎ Ｔｒａｎｓｆｅｒ Ａｍｐｌｉｆｉｅｒ）と呼ばれ
る半導体装置の改良に関する。
化合物半導体のへテロ接合構造を用いて、半導体装置の
性能を更に向上する研究が進められているが、従来のト
ランジスタとは異なる動作原理に基づくこのＩＩＥＴに
ついては、薄くて低抵抗のベース領域の実現が重要なテ
ーマとなっている。
性能を更に向上する研究が進められているが、従来のト
ランジスタとは異なる動作原理に基づくこのＩＩＥＴに
ついては、薄くて低抵抗のベース領域の実現が重要なテ
ーマとなっている。
１１ＥＴは例えば第２図の模式側断面図に示す如き構造
を有する。
を有する。
同図において、１は半絶縁性砒化ガリウム（ＧａＡｓ）
基板、２はｎ十型ＧａＡｓコレクタ層、３は砒化アルミ
ニウムガリウム（ＡＩＧａＡｓ）バリア層、４はｆ型Ｇ
ａ＾Ｓベース層、５はへ１ＧａＡｓバリア層、６Ｅは１
型ＧａＡｓ工ミツタ層、６ＢＣは♂型ＧａＡｓベースコ
ンタクト層、７はコレクタ電極、８はベース電極、９は
エミッタ電極、１０は絶縁膜である。
基板、２はｎ十型ＧａＡｓコレクタ層、３は砒化アルミ
ニウムガリウム（ＡＩＧａＡｓ）バリア層、４はｆ型Ｇ
ａ＾Ｓベース層、５はへ１ＧａＡｓバリア層、６Ｅは１
型ＧａＡｓ工ミツタ層、６ＢＣは♂型ＧａＡｓベースコ
ンタクト層、７はコレクタ電極、８はベース電極、９は
エミッタ電極、１０は絶縁膜である。
本従来例において、コレクタ層２はＧａＡｓ基板１にイ
オン注入法等により選択的に不純物濃度例えばｌ ＸＩ
Ｑ”ｃｍ−”程度に形成され、ＡｌＧａＡｓバリア層３
乃至エミツタ層６Ｅ及びベースコンタクト層６８Ｇは分
子線エピタキシャル成長方法により、例えば下記例の如
く形成されている。
オン注入法等により選択的に不純物濃度例えばｌ ＸＩ
Ｑ”ｃｍ−”程度に形成され、ＡｌＧａＡｓバリア層３
乃至エミツタ層６Ｅ及びベースコンタクト層６８Ｇは分
子線エピタキシャル成長方法により、例えば下記例の如
く形成されている。
符号 組成 不純物濃度 厚さ５
Ａｌｏ、 ５Ｇａｏ、 ？＾Ｓ ノンドープ ２０
ｎｍ４ ＧａＡｓ ｌＸｌ０”ｃｍ−
３１０〜２０ｎｍ３ Ａｌｏ、 ｚＧａｏ、 ｓＡ
ｓ ノンドープ ２００ｎｍまた、コレクタ電極７
及びベース電極８は例えば厚さ２０皿の金ゲルマニウム
合金（ＡｕＧｅ） Ｍと厚さ２８０ ｎｍの金（Ａｕ）
層を積層した構造としているのに対し、エミッタ電極９
は例えば厚さ２０ｎｍのＡｕＧｅ層、厚さ１００ ｎｍ
のＡｕＮと厚さ３００ ｎｍのタングステンシリサイド
（ＷＳｉ）層を積層した構造として合金化の深さを制御
している。
Ａｌｏ、 ５Ｇａｏ、 ？＾Ｓ ノンドープ ２０
ｎｍ４ ＧａＡｓ ｌＸｌ０”ｃｍ−
３１０〜２０ｎｍ３ Ａｌｏ、 ｚＧａｏ、 ｓＡ
ｓ ノンドープ ２００ｎｍまた、コレクタ電極７
及びベース電極８は例えば厚さ２０皿の金ゲルマニウム
合金（ＡｕＧｅ） Ｍと厚さ２８０ ｎｍの金（Ａｕ）
層を積層した構造としているのに対し、エミッタ電極９
は例えば厚さ２０ｎｍのＡｕＧｅ層、厚さ１００ ｎｍ
のＡｕＮと厚さ３００ ｎｍのタングステンシリサイド
（ＷＳｉ）層を積層した構造として合金化の深さを制御
している。
このＩＩＢＴに例えば温度４．２Ｋにおいて、エミッタ
をベースに対して負の電位とするバイアス電圧を加えた
とき、電子がエミッターベース間のバリアをトンネル効
果で突き抜け、ベース領域をホットエレクトロンの状態
で進行し、コレクタ側のバリアを越えてその大部分がコ
レクタに達する。
をベースに対して負の電位とするバイアス電圧を加えた
とき、電子がエミッターベース間のバリアをトンネル効
果で突き抜け、ベース領域をホットエレクトロンの状態
で進行し、コレクタ側のバリアを越えてその大部分がコ
レクタに達する。
本従来例はエミッタ接地直流電流増幅率ｈＦＥを増大す
る目的で、ベース層４の厚さを１０〜２０ｎｍとしてい
る。この様にベース層４を薄くすればベース抵抗が高く
なり、最大発振周波数ｆｆｆｉａＸ、遅延時間τ４等の
高周波特性が劣化するために、ペース抵抗をできるだけ
低減する目的でベース層４の不純物濃度をＩ Ｘ１０１
９０ｍ−’程度と限界まで高めているが、ＩＩＥＴに期
待される特性をより良く実現するために、最低のベース
抵抗を再現性良く実現する手段の確立が要望されている
。
る目的で、ベース層４の厚さを１０〜２０ｎｍとしてい
る。この様にベース層４を薄くすればベース抵抗が高く
なり、最大発振周波数ｆｆｆｉａＸ、遅延時間τ４等の
高周波特性が劣化するために、ペース抵抗をできるだけ
低減する目的でベース層４の不純物濃度をＩ Ｘ１０１
９０ｍ−’程度と限界まで高めているが、ＩＩＥＴに期
待される特性をより良く実現するために、最低のベース
抵抗を再現性良く実現する手段の確立が要望されている
。
前記問題点は、ｍ−ｖ族化合物半導体基板上のホットエ
レクトロントランジスタ素子に絶縁膜が被着され、 該ホットエレクトロントランジスタ素子のベース電流の
ベース領域内の方向が、 該ベース領域に生ずる応力により電気抵抗が最小となる
晶帯軸方向に合致されてなる本発明による半導体装置に
より解決される。
レクトロントランジスタ素子に絶縁膜が被着され、 該ホットエレクトロントランジスタ素子のベース電流の
ベース領域内の方向が、 該ベース領域に生ずる応力により電気抵抗が最小となる
晶帯軸方向に合致されてなる本発明による半導体装置に
より解決される。
その代表的な実施態様としては、前記ホットエレクトロ
ントランジスタ素子が前記化合物半導体基板の（１００
）面上に形成されている場合に、前記絶縁膜を二酸化シ
リコンで形成するならば、前記ベース電流のベース領域
内の方向を＜ＯＩＤ方向に設定し、また前記絶縁膜を窒
化シリコンで形成するならば、前記ベース電流のベース
領域内の方向を＜０１１＞方向に設定する。
ントランジスタ素子が前記化合物半導体基板の（１００
）面上に形成されている場合に、前記絶縁膜を二酸化シ
リコンで形成するならば、前記ベース電流のベース領域
内の方向を＜ＯＩＤ方向に設定し、また前記絶縁膜を窒
化シリコンで形成するならば、前記ベース電流のベース
領域内の方向を＜０１１＞方向に設定する。
本発明においてはＩＩＩ−Ｖ族化合物半導体基体に絶縁
膜を被着したときの圧電分極効果を積極的に利用し、電
気抵抗が最小となる晶帯軸方向にベース電流を通ずるこ
とにより、ベース抵抗を低減する効果を得ている。
膜を被着したときの圧電分極効果を積極的に利用し、電
気抵抗が最小となる晶帯軸方向にベース電流を通ずるこ
とにより、ベース抵抗を低減する効果を得ている。
この圧電分極効果は例えば下記文献等で、主としてショ
ットキ接合形電界効果トランジスタについて注目されて
いる現象である。半導体基体に接して設けられた絶縁膜
、電極などが半導体基体に及ぼす応力によって化合物半
導体基体に圧電分極を生ずるが、この圧電分極は半導体
基体、絶縁膜、電極などの相対的関係により定まる固有
の方向性を示し、半導体基体の電気抵抗値は晶帯軸方向
に関係することとなる。
ットキ接合形電界効果トランジスタについて注目されて
いる現象である。半導体基体に接して設けられた絶縁膜
、電極などが半導体基体に及ぼす応力によって化合物半
導体基体に圧電分極を生ずるが、この圧電分極は半導体
基体、絶縁膜、電極などの相対的関係により定まる固有
の方向性を示し、半導体基体の電気抵抗値は晶帯軸方向
に関係することとなる。
具体的な例を挙げればＧａＡｓ半導体基体の（１００）
面上で、絶縁膜が二酸化シリコン（ＳｉＱ□）である場
合と窒化シリコン（ＳｉｆｆＮ４）である場合では応力
の方向従って分極の極性が反対となり、使用する絶縁膜
により、ベース電流方向として選択すべき電気抵抗が最
小となる晶帯軸方向は、＜０１１＞方向或いは＜ＯＩＩ
＞方向となる。なおこの効果の程度は絶８ｉ膜の厚さに
関係し、一般に厚さが大きくなれば効果が顕著となる。
面上で、絶縁膜が二酸化シリコン（ＳｉＱ□）である場
合と窒化シリコン（ＳｉｆｆＮ４）である場合では応力
の方向従って分極の極性が反対となり、使用する絶縁膜
により、ベース電流方向として選択すべき電気抵抗が最
小となる晶帯軸方向は、＜０１１＞方向或いは＜ＯＩＩ
＞方向となる。なおこの効果の程度は絶８ｉ膜の厚さに
関係し、一般に厚さが大きくなれば効果が顕著となる。
「砒化ガリウム電界効果トランジスタにおける圧電分極
効果と方向に依存する装置特性におけるその役割」 （
”Ｐｉｅｚｏｅｌｅｃｔｒｉｃ ［！ｆｆｅｃｔｓ ｉ
ｎ ＧａＡｓＦＥＴ’ｓ ａｎｄ Ｔｈｅｉｒ Ｒｏｌ
ｅ ｉｎ ０ｒｉｅｎｔａｔｉｏｎ−Ｄｅｐｅｎｄｅｎ
ｔＤｅｖｉｃｅ Ｃｈａｒａｃｔｅｒｉｓｔｉｃｓ”
ＩＩＩ！ＥＥ Ｔｒａｎｓａｃｔｉｏｎｓ ｏｎＥ
ｌｅｃｔｒｏｎ Ｄｅｖｉｃｅｓ、 Ｖａｔ、
ＥＤ−３１，Ｎｏｌ０． Ｏｃｔ、−１９８４ｐρ
、１３７７−１３８０ ）〔実施例〕 以下本発明を実施例により具体的に説明する。
効果と方向に依存する装置特性におけるその役割」 （
”Ｐｉｅｚｏｅｌｅｃｔｒｉｃ ［！ｆｆｅｃｔｓ ｉ
ｎ ＧａＡｓＦＥＴ’ｓ ａｎｄ Ｔｈｅｉｒ Ｒｏｌ
ｅ ｉｎ ０ｒｉｅｎｔａｔｉｏｎ−Ｄｅｐｅｎｄｅｎ
ｔＤｅｖｉｃｅ Ｃｈａｒａｃｔｅｒｉｓｔｉｃｓ”
ＩＩＩ！ＥＥ Ｔｒａｎｓａｃｔｉｏｎｓ ｏｎＥ
ｌｅｃｔｒｏｎ Ｄｅｖｉｃｅｓ、 Ｖａｔ、
ＥＤ−３１，Ｎｏｌ０． Ｏｃｔ、−１９８４ｐρ
、１３７７−１３８０ ）〔実施例〕 以下本発明を実施例により具体的に説明する。
第１図は本発明による実施例の模式平面図である。なお
その側断面図は先に説明した第２図と同様であり、ｌは
半絶縁性ＧａＡｓ基板、２は♂型ＧａＡｓコレクタ層、
３はＡｌＧａＡｓバリア層、４は１型ＧａＡｓベース層
、５はＡｌＧａＡｓバリア層、６Ｅは１型ＧａＡｓ工ミ
ツタ層、６ＢＣは♂型ＧａＡｓベースコンタクト層、７
はコレクタ電極、８はベース電極、９はエミッタ電極、
１０は絶縁膜である。
その側断面図は先に説明した第２図と同様であり、ｌは
半絶縁性ＧａＡｓ基板、２は♂型ＧａＡｓコレクタ層、
３はＡｌＧａＡｓバリア層、４は１型ＧａＡｓベース層
、５はＡｌＧａＡｓバリア層、６Ｅは１型ＧａＡｓ工ミ
ツタ層、６ＢＣは♂型ＧａＡｓベースコンタクト層、７
はコレクタ電極、８はベース電極、９はエミッタ電極、
１０は絶縁膜である。
本実施例の半導体基体の各半導体層は前記例と同様であ
るが、これらはＧａＡｓ基板ｌの（１００）面上に形成
されている。
るが、これらはＧａＡｓ基板ｌの（１００）面上に形成
されている。
本実施例では絶縁膜に５ｉＯｚを使用することとし、第
１図に示す如く、エミッタ電極９からベース電極８に向
かう方向を＜０１１＞方向に設定している。
１図に示す如く、エミッタ電極９からベース電極８に向
かう方向を＜０１１＞方向に設定している。
なおコレクタ電極７は図示の如く、エミッタ電極９に関
してベース電極８とほぼ対象的に配置される。
してベース電極８とほぼ対象的に配置される。
なおこれらの電極の構造は前記例と同様に、コレクタ電
極７及びベース電極８は例えば厚さ２０ｎｍのＡｕＧｅ
層と厚さ２８０ ｎｍのＡｕ層を積層した構造とし、エ
ミッタ電極９は例えば厚さ２０ｎｍのＡｕＧｅ層、厚さ
１００ ｎｍのＡｕ層と厚さ３００ ｎｍの貼ｉＮを積
層した構造として合金化の深さを制御している。
極７及びベース電極８は例えば厚さ２０ｎｍのＡｕＧｅ
層と厚さ２８０ ｎｍのＡｕ層を積層した構造とし、エ
ミッタ電極９は例えば厚さ２０ｎｍのＡｕＧｅ層、厚さ
１００ ｎｍのＡｕ層と厚さ３００ ｎｍの貼ｉＮを積
層した構造として合金化の深さを制御している。
また絶縁膜１０は先に述べた如（Ｓｔ（ｈを用い、例・
えば化学気相成長方法によって厚さ４００ｎｍ以上に被
着している。
えば化学気相成長方法によって厚さ４００ｎｍ以上に被
着している。
本実施例のベース抵抗は電気抵抗が最大となる直交する
方向の約２となり、最大発振周波数は約１．４倍となっ
ている。
方向の約２となり、最大発振周波数は約１．４倍となっ
ている。
以上説明した如く本発明によれば、再現性良くベース抵
抗の最低値を実現することが可能となり、かつ製造プロ
セス上の負担増加を伴わない。
抗の最低値を実現することが可能となり、かつ製造プロ
セス上の負担増加を伴わない。
これによってＩＩＥＴに期待される高速度動作の実現を
大きく推進する効果が得られる。
大きく推進する効果が得られる。
第１図は本発明の実施例を示す模式平面図、第２図はＩ
ＩＥＴの構造の例を示す模式側断面図である。 図において、 ｌは半絶縁性ＧａＡｓ基板、 ２は♂型ＧａＡｓコレクタ層、 ３はへ１ＧａＡｓバリア層、 ４はｎ＋型ＧａＡｓベース層、 ５は＾１ＧａＡｓバリア層・ ６Ｅはヤ型ＧａＡｓエミッタ層、 ６ＢＣはに型ＧａＡｓベースコンタクト層、７はコレク
タ電極、 ８はベース電極、 ９はエミッタ電極、 １０は絶縁膜を示す。 第 ２ 圃
ＩＥＴの構造の例を示す模式側断面図である。 図において、 ｌは半絶縁性ＧａＡｓ基板、 ２は♂型ＧａＡｓコレクタ層、 ３はへ１ＧａＡｓバリア層、 ４はｎ＋型ＧａＡｓベース層、 ５は＾１ＧａＡｓバリア層・ ６Ｅはヤ型ＧａＡｓエミッタ層、 ６ＢＣはに型ＧａＡｓベースコンタクト層、７はコレク
タ電極、 ８はベース電極、 ９はエミッタ電極、 １０は絶縁膜を示す。 第 ２ 圃
Claims (1)
- 【特許請求の範囲】 １）III−Ｖ族化合物半導体基板上のホットエレクトロ
ントランジスタ素子に絶縁膜が被着され、該ホットエレ
クトロントランジスタ素子のベース電流のベース領域内
の方向が、該ベース領域に生ずる応力により電気抵抗が
最小となる晶帯軸方向に合致されてなることを特徴とす
る半導体装置。 ２）前記ホットエレクトロントランジスタ素子が前記化
合物半導体基板の（１００）面上に形成され、前記絶縁
膜に二酸化シリコンが用いられて、前記ベース電流のベ
ース領域内の方向が＜０１１＞方向であることを特徴と
する特許請求の範囲第１項記載の半導体装置。 ３）前記ホットエレクトロントランジスタ素子が前記化
合物半導体基板の（１００）面上に形成され、前記絶縁
膜に窒化シリコンが用いられて、前記ベース電流のベー
ス領域内の方向が＜０１１＞方向であることを特徴とす
る特許請求の範囲第１項記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60144329A JPS624365A (ja) | 1985-07-01 | 1985-07-01 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60144329A JPS624365A (ja) | 1985-07-01 | 1985-07-01 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS624365A true JPS624365A (ja) | 1987-01-10 |
| JPH0422343B2 JPH0422343B2 (ja) | 1992-04-16 |
Family
ID=15359574
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60144329A Granted JPS624365A (ja) | 1985-07-01 | 1985-07-01 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS624365A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03149886A (ja) * | 1989-11-07 | 1991-06-26 | Toshiba Corp | ホールｉｃ |
| US10361666B2 (en) * | 2017-04-25 | 2019-07-23 | Murata Manufacturing Co., Ltd. | Semiconductor device and power amplifier module |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5114867A (en) * | 1974-07-30 | 1976-02-05 | Furukawa Electric Co Ltd | Korugeetopaipuno seizohoho |
| JPS589371A (ja) * | 1981-06-26 | 1983-01-19 | トムソン−セ−・エス・エフ | トランジスタ |
-
1985
- 1985-07-01 JP JP60144329A patent/JPS624365A/ja active Granted
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5114867A (en) * | 1974-07-30 | 1976-02-05 | Furukawa Electric Co Ltd | Korugeetopaipuno seizohoho |
| JPS589371A (ja) * | 1981-06-26 | 1983-01-19 | トムソン−セ−・エス・エフ | トランジスタ |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03149886A (ja) * | 1989-11-07 | 1991-06-26 | Toshiba Corp | ホールｉｃ |
| US10361666B2 (en) * | 2017-04-25 | 2019-07-23 | Murata Manufacturing Co., Ltd. | Semiconductor device and power amplifier module |
| US10594271B2 (en) | 2017-04-25 | 2020-03-17 | Murata Manufacturing Co., Ltd. | Semiconductor device and power amplifier module |
| US10903803B2 (en) | 2017-04-25 | 2021-01-26 | Murata Manufacturing Co., Ltd. | Semiconductor device and power amplifier module |
| US11621678B2 (en) | 2017-04-25 | 2023-04-04 | Murata Manufacturing Co., Ltd. | Semiconductor device and power amplifier module |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0422343B2 (ja) | 1992-04-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6357947B2 (ja) | ||
| US4866491A (en) | Heterojunction field effect transistor having gate threshold voltage capability | |
| JPH0613411A (ja) | 電界効果トランジスタ及びその製造方法 | |
| JP3119248B2 (ja) | 電界効果トランジスタおよびその製造方法 | |
| JP3421306B2 (ja) | 化合物半導体装置 | |
| JPH06188271A (ja) | 電界効果トランジスタ | |
| JP3306304B2 (ja) | ヘテロ接合量子点を有する平面共鳴トンネルトランジスタ | |
| JPS59181060A (ja) | 半導体装置 | |
| JP2723901B2 (ja) | 半導体装置及びその応用回路 | |
| JPS63244779A (ja) | 電界効果トランジスタ | |
| JPS6197966A (ja) | 半導体装置 | |
| JPH0422343B2 (ja) | ||
| JPH0523497B2 (ja) | ||
| JPH04277680A (ja) | トンネルトランジスタ及びその製造方法 | |
| JPH0795598B2 (ja) | 半導体装置 | |
| JPH11204777A (ja) | 半導体装置 | |
| JPS61268062A (ja) | ホットエレクトロン・トランジスタの製造方法 | |
| JPH05343435A (ja) | 半導体装置 | |
| JPS6010785A (ja) | 電界効果トランジスタおよびその製造方法 | |
| JPS63301568A (ja) | 半導体集積回路装置及びその製造方法 | |
| JPH0458705B2 (ja) | ||
| JPS61268063A (ja) | 半導体装置 | |
| JPS627158A (ja) | ホットエレクトロントランジスタの製造方法 | |
| JPS63228762A (ja) | 半導体装置の製造方法 | |
| JPH0656857B2 (ja) | 電界効果トランジスタの製造方法 |