JPS627158A - ホットエレクトロントランジスタの製造方法 - Google Patents
ホットエレクトロントランジスタの製造方法Info
- Publication number
- JPS627158A JPS627158A JP60144571A JP14457185A JPS627158A JP S627158 A JPS627158 A JP S627158A JP 60144571 A JP60144571 A JP 60144571A JP 14457185 A JP14457185 A JP 14457185A JP S627158 A JPS627158 A JP S627158A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- collector
- region
- emitter
- base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D48/00—Individual devices not covered by groups H10D1/00 - H10D44/00
- H10D48/30—Devices controlled by electric currents or voltages
- H10D48/32—Devices controlled by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H10D48/36—Unipolar devices
- H10D48/362—Unipolar transistors having ohmic electrodes on emitter-like, base-like, and collector-like regions, e.g. hot electron transistors [HET], metal base transistors [MBT], resonant tunnelling transistors [RTT], bulk barrier transistors [BBT], planar doped barrier transistors [PDBT] or charge injection transistors [CHINT]
Landscapes
- Electrodes Of Semiconductors (AREA)
- Bipolar Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はホットエレクトロントランジスタ（ＨｏｔＥｌ
ｅｃｔｒｏｎ Ｔｒａｎｓｉｓｔｏｒ；ＨＩＥ？）或い
はＴＨＥＴＡ（Ｔｕｎｎｅｌ−ｉｎｇ Ｈｏｔ Ｅｌｅ
ｃｔｒｏｎ Ｔｒａｎｓｆｅｒ Ａｍｐｌｉｆｉｅｒ）
と呼ばれる新しく開発されつつある半導体装置の製造方
法の改善に関する。
ｅｃｔｒｏｎ Ｔｒａｎｓｉｓｔｏｒ；ＨＩＥ？）或い
はＴＨＥＴＡ（Ｔｕｎｎｅｌ−ｉｎｇ Ｈｏｔ Ｅｌｅ
ｃｔｒｏｎ Ｔｒａｎｓｆｅｒ Ａｍｐｌｉｆｉｅｒ）
と呼ばれる新しく開発されつつある半導体装置の製造方
法の改善に関する。
現在マイクロエレクトロニクスは目覚ましい進歩を続け
ているが、更にこれを飛躍させるた−めに、従来のトラ
ンジスタとは異なる動作原理に基づく新しい半導体装置
を実現する研究が行われている。
ているが、更にこれを飛躍させるた−めに、従来のトラ
ンジスタとは異なる動作原理に基づく新しい半導体装置
を実現する研究が行われている。
前記ＨＥＴはこの様な新しい動作原理に基づく半導体装
置であるが、そのベースコンタクトには後述の如き問題
点がありこれを解決する製造方法が強く要望されている
。
置であるが、そのベースコンタクトには後述の如き問題
点がありこれを解決する製造方法が強く要望されている
。
〔従来の技術〕 。
先に提寡されたＨＥＴでは、第３図（ａ）のポテンシャ
ル図に示す動作が行われる。（Ｍ、Ｈｅ１ｂｌｕ＋ｓ；
１９８０ＩＥＥＥ ｔｉｌｅｃｔｒｏｎ Ｄｅｖｉｃ
ｅｓ Ｍｅｅｔｉｎｇ）すなわち本装置はエミッタ、ベ
ース、コレクタの３領域と、ベースとエミッタ及びコレ
クタとの間にそれぞれポテンシャルバリアを備えている
。
ル図に示す動作が行われる。（Ｍ、Ｈｅ１ｂｌｕ＋ｓ；
１９８０ＩＥＥＥ ｔｉｌｅｃｔｒｏｎ Ｄｅｖｉｃ
ｅｓ Ｍｅｅｔｉｎｇ）すなわち本装置はエミッタ、ベ
ース、コレクタの３領域と、ベースとエミッタ及びコレ
クタとの間にそれぞれポテンシャルバリアを備えている
。
この装置に例えば温度７７Ｋにおいて、エミッタをベー
スに対して負の電位とするバイアス電圧を加えたとき、
電子がエミッターベース間のバリアをトンネル効果によ
り突き抜けて、エミッタ電流ＩＥを構成する。
スに対して負の電位とするバイアス電圧を加えたとき、
電子がエミッターベース間のバリアをトンネル効果によ
り突き抜けて、エミッタ電流ＩＥを構成する。
この電子は相互にほぼ等しいエネルギーをもち、ベース
領域においてはエミッターベース間の電位差Ｖａｔによ
って伝汀帯端に対してｅｖ＋ｌ訣け〜高いエネルギー準
位にある。電子はこのエネルギーによりホットエレクト
ロン状態でコレクタに向かって進み、電子相互間、電子
−格子間及び電子−不純物原子間の衝突を総合したこの
方向（Ｘ方向）の平均自由行程を１゜とするとき、長さ
ｄＢのベース領域を電子が通過する確率はｅｘｐ（−ｃ
ｔａ／ｌｓ）である。
領域においてはエミッターベース間の電位差Ｖａｔによ
って伝汀帯端に対してｅｖ＋ｌ訣け〜高いエネルギー準
位にある。電子はこのエネルギーによりホットエレクト
ロン状態でコレクタに向かって進み、電子相互間、電子
−格子間及び電子−不純物原子間の衝突を総合したこの
方向（Ｘ方向）の平均自由行程を１゜とするとき、長さ
ｄＢのベース領域を電子が通過する確率はｅｘｐ（−ｃ
ｔａ／ｌｓ）である。
ベース領域に対する前記コレクタ側のバリア高さをφ。
、電子ビームのエネルギーの正常な幅の１７２をδとし
て、電子の前記エネルギー準位差のＸ成分がφ。＋δ
より大であるときは、エミッタ電流Ｉ６の大部分はコレ
クタ側のバリアφゎを越え、ベース接地電流増幅率α＝
Ｉｃ／Ｉｔを１に漸近させることが出来る。
て、電子の前記エネルギー準位差のＸ成分がφ。＋δ
より大であるときは、エミッタ電流Ｉ６の大部分はコレ
クタ側のバリアφゎを越え、ベース接地電流増幅率α＝
Ｉｃ／Ｉｔを１に漸近させることが出来る。
このＨＥＴを半導体装置として実現した従来例の模式側
断面図を第３図（ｂ）に示す。
断面図を第３図（ｂ）に示す。
同図において、２１は半絶縁性砒化ガリウム（Ｇ、ａ
ＡＳ）基板、２２及び２８は１型ＧａＡｓコンタクト層
、２３ばｎ型ＧａＡｓコレクタ層、２４は砒化アルミニ
ウムガリウム（ＡＩＧａＡｓ）バリア層、２５はｎ型Ｇ
ａＡｓベース層、２６はＡｌＧａＡｓバリア層、２７は
ｎ型ＧａＡｓエミッタ層、３０ばコレクタ電極、３１は
ベース電極、３２ばエミッタ電極、３３は保護絶縁膜で
ある。
ＡＳ）基板、２２及び２８は１型ＧａＡｓコンタクト層
、２３ばｎ型ＧａＡｓコレクタ層、２４は砒化アルミニ
ウムガリウム（ＡＩＧａＡｓ）バリア層、２５はｎ型Ｇ
ａＡｓベース層、２６はＡｌＧａＡｓバリア層、２７は
ｎ型ＧａＡｓエミッタ層、３０ばコレクタ電極、３１は
ベース電極、３２ばエミッタ電極、３３は保護絶縁膜で
ある。
本従来例の半導体基体のコレクタ層２３乃至エミッタ層
２７は例えば下記例の如く構成されている。
２７は例えば下記例の如く構成されている。
半導体層 組成 不純物濃度 厚さｃｍ −
３ａｍ ２７ エミッタ ＧａＡｓ 、５Ｘ１０
′７１００２６ バリア ＾ｌｏ、 ｘＧａｏ、
７Ａｓ ノンドープ ２５２５ ベース Ｇ
ａＡｓ ５ Ｘ １０” １００２４
バリア Ａｔｇ、 ２Ｇａ（、、、＾Ｓ ノンドープ
１５０２３ コレクタ ＧａＡｓ ５
Ｘ １０’、’ ２００本半導体装置において、
電子がベース領域を通過してコレクタに達する確率を高
め、かつその走行時間を短縮するためには、ベース層を
低不純物濃度乃至ノンドープとし、厚さを出来るだけ薄
（することが望ましく、例えばエミッタ接地電流増幅率
β＝２０程度を得るためにはベース層の厚さは前記従来
例より蟲かに薄い１０ｎｍ程度とする必要がある。
３ａｍ ２７ エミッタ ＧａＡｓ 、５Ｘ１０
′７１００２６ バリア ＾ｌｏ、 ｘＧａｏ、
７Ａｓ ノンドープ ２５２５ ベース Ｇ
ａＡｓ ５ Ｘ １０” １００２４
バリア Ａｔｇ、 ２Ｇａ（、、、＾Ｓ ノンドープ
１５０２３ コレクタ ＧａＡｓ ５
Ｘ １０’、’ ２００本半導体装置において、
電子がベース領域を通過してコレクタに達する確率を高
め、かつその走行時間を短縮するためには、ベース層を
低不純物濃度乃至ノンドープとし、厚さを出来るだけ薄
（することが望ましく、例えばエミッタ接地電流増幅率
β＝２０程度を得るためにはベース層の厚さは前記従来
例より蟲かに薄い１０ｎｍ程度とする必要がある。
しかしながらＨＥＴはへテロ接合バイポーラトランジス
タ等とは異なり、中央のベース層がエミッタ層及びコレ
クタ層と同じくｎ型であるために、ベースコンタクト構
成部はエミッタ及びコレクタ領域等から空間的に分離し
て形成することが必要である。そのために前記従来例で
はベース層２５をやや厚く成長し、ここにベース電極３
１を設けて合金化を行っている。
タ等とは異なり、中央のベース層がエミッタ層及びコレ
クタ層と同じくｎ型であるために、ベースコンタクト構
成部はエミッタ及びコレクタ領域等から空間的に分離し
て形成することが必要である。そのために前記従来例で
はベース層２５をやや厚く成長し、ここにベース電極３
１を設けて合金化を行っている。
またこれとは異なる例として、ベース層２５上のエミッ
タコンタクトＪｉｉ２８乃至バリア層２６を選択的にエ
ツチングしてベース層２５上に１型ＧａＡｓコンタクト
層を選択的に成長し、その上にベース電極を設ける例が
あり、この構造では必ずしも合金化を行わない。
タコンタクトＪｉｉ２８乃至バリア層２６を選択的にエ
ツチングしてベース層２５上に１型ＧａＡｓコンタクト
層を選択的に成長し、その上にベース電極を設ける例が
あり、この構造では必ずしも合金化を行わない。
前者のベース層に直接ベース電極を形成する製造方法で
は、合金化領域がベース電極下のバーリアを損ないベー
ス−コレクタ間の漏れ乃至短絡を招き易く、また後者の
ベースコンタクト層を選択再成長する製造方法では、選
択エツチングをベース層で停止する制御が極めて困難で
ある。
は、合金化領域がベース電極下のバーリアを損ないベー
ス−コレクタ間の漏れ乃至短絡を招き易く、また後者の
ベースコンタクト層を選択再成長する製造方法では、選
択エツチングをベース層で停止する制御が極めて困難で
ある。
従って従来報告されている例ではベース層を厚くするこ
となどを余儀無くされており、ＨＥＴの目標とする増幅
率、動作時間等の特性から大きく隔たっている。
となどを余儀無くされており、ＨＥＴの目標とする増幅
率、動作時間等の特性から大きく隔たっている。
この新しい半導体装置に期待される特性を実現するため
に、ベースコンタクト形成の制約を排除 ゛するＨＥＴ
の製造方法の改善が切望されている。
に、ベースコンタクト形成の制約を排除 ゛するＨＥＴ
の製造方法の改善が切望されている。
前記問題点は、半絶縁性砒化ガリウム基板上に、ノンド
ープの砒化ガリウム・バッファ層とシリコンをドープし
たｎ型砒化ガリウム・コレクタ層とを成長し、ストライ
プ状のメサ形に該バッファ層までエツチングして該コレ
クタ層を部分的に残し、該エツチング領域にノンドープ
の砒化ガリウム埋め込み層を該コレクタ層と等しい高さ
に成長し、該コレクタ層及び該埋め込み層上に、砒化ア
ルミニウムガリウム第１バリア層、砒化ガリウム・ベー
ス層、砒化アルミニウムガリウム第２バリア層、シリコ
ンをドープしたｎ型砒化ガリウム・エミッタ層を順次積
層成長し、該エミッタ層を選択的にエツチングして該コ
レクタ層上にエミッタ領域を画定し、次いで該エミッタ
領域に接し金ゲルマ、ニウム／金／タングステンシリサ
イドからなるエミッタ電極と、該コレクタ層上で該第２
バリア眉に接し金ゲルマニウム／金からなるコレクタ電
極と、該埋め込み層上で該第２バリア層に接し金ゲルマ
ニウム／金からなるベース電極とを形成し、熱処理によ
り該コレクタ層に達するコレクタ合金化領域及び該ベー
ス層を越えるベース合金化領域を形成し、かつ該コレク
タ合金化領域を該コレクタ層以外の領域から電気的に分
離する絶縁分離領域を形成する工程を有する本発明註よ
るホットエレクトロントランジスタの製造方法により解
決される。
ープの砒化ガリウム・バッファ層とシリコンをドープし
たｎ型砒化ガリウム・コレクタ層とを成長し、ストライ
プ状のメサ形に該バッファ層までエツチングして該コレ
クタ層を部分的に残し、該エツチング領域にノンドープ
の砒化ガリウム埋め込み層を該コレクタ層と等しい高さ
に成長し、該コレクタ層及び該埋め込み層上に、砒化ア
ルミニウムガリウム第１バリア層、砒化ガリウム・ベー
ス層、砒化アルミニウムガリウム第２バリア層、シリコ
ンをドープしたｎ型砒化ガリウム・エミッタ層を順次積
層成長し、該エミッタ層を選択的にエツチングして該コ
レクタ層上にエミッタ領域を画定し、次いで該エミッタ
領域に接し金ゲルマ、ニウム／金／タングステンシリサ
イドからなるエミッタ電極と、該コレクタ層上で該第２
バリア眉に接し金ゲルマニウム／金からなるコレクタ電
極と、該埋め込み層上で該第２バリア層に接し金ゲルマ
ニウム／金からなるベース電極とを形成し、熱処理によ
り該コレクタ層に達するコレクタ合金化領域及び該ベー
ス層を越えるベース合金化領域を形成し、かつ該コレク
タ合金化領域を該コレクタ層以外の領域から電気的に分
離する絶縁分離領域を形成する工程を有する本発明註よ
るホットエレクトロントランジスタの製造方法により解
決される。
本発明の製造方法においては、半導体基板上に成長した
コレクタ層をメサ形にエツチングし、エンチングされた
ｊＪ［３ｔにノンドープの埋め込み層を成長して、ＨＥ
Ｔのエミッタ→バリア→ベース→バリアーコレクタから
なる動作領域とコレクタ電極の引出しに必要なストライ
プ状の範囲にコレクタ層を画定し、その周囲は電気的に
分離される状態として、ベース電極はこの埋め込み層上
に形成する。
コレクタ層をメサ形にエツチングし、エンチングされた
ｊＪ［３ｔにノンドープの埋め込み層を成長して、ＨＥ
Ｔのエミッタ→バリア→ベース→バリアーコレクタから
なる動作領域とコレクタ電極の引出しに必要なストライ
プ状の範囲にコレクタ層を画定し、その周囲は電気的に
分離される状態として、ベース電極はこの埋め込み層上
に形成する。
この結果従来の如きベース層とコレクタ層間の干渉がな
くなり、ベースコンタクトに必要な合金化領域等が制約
されず、良好なオーミック接触を確保し、かつベース層
の厚さ等の選択の自由度の拡大が可能となる。
くなり、ベースコンタクトに必要な合金化領域等が制約
されず、良好なオーミック接触を確保し、かつベース層
の厚さ等の選択の自由度の拡大が可能となる。
以下本発明を実施例により具体的に説明する。
第１図＋８＞乃至（ｇ）は本発明の実施例の工程順模式
側断面図であり、図（ａ）乃至（ｅｌは同一切断面によ
る側断面図、図（ｆ）、（勢はこれに直交する２切断面
による側断面図である。
側断面図であり、図（ａ）乃至（ｅｌは同一切断面によ
る側断面図、図（ｆ）、（勢はこれに直交する２切断面
による側断面図である。
半絶縁性ＧａＡｓ基板１上に分子線エピタキシャル成長
方法（ＭＢＥ法）等により、例えば厚さ０．３卿程度の
ノンドープのＧａＡｓバッファ層２を介して、例
１え４、＞’Ｊ、：２７（Ｓｉ、や５ＸｌＯ”
ａｍ−”いい、、□あ４３１ドープしたｎ型ＧａＡｓコ
レクタ層３を厚さ０．３−程度にエピタキシャル成長す
る。〔第１図（ａ）〕このコレクタ層３上に、例えば二
酸化シリコン（ＳｉＯ□）のマスク４を設けてエツチン
グ処理を行い、コレクタ層３をストライプ状のメサ形に
成形する。
方法（ＭＢＥ法）等により、例えば厚さ０．３卿程度の
ノンドープのＧａＡｓバッファ層２を介して、例
１え４、＞’Ｊ、：２７（Ｓｉ、や５ＸｌＯ”
ａｍ−”いい、、□あ４３１ドープしたｎ型ＧａＡｓコ
レクタ層３を厚さ０．３−程度にエピタキシャル成長す
る。〔第１図（ａ）〕このコレクタ層３上に、例えば二
酸化シリコン（ＳｉＯ□）のマスク４を設けてエツチン
グ処理を行い、コレクタ層３をストライプ状のメサ形に
成形する。
〔第１図（ｂ）〕 ただし同図はストライプに垂直方
向の側断面を示す。
向の側断面を示す。
マスク４を除去することな（、ＭＢＥ法等によりノンド
ープのＧａＡｓ埋め込みＮ５をコレクタ層３と等しい高
さに成長する。この際にマスク４上には多結晶状態のＧ
ａＡｓが堆積するが、これを弗酸により除去しマスク４
も除去する。〔第１図（Ｃ）〕コレクタ層３及び埋め込
み層５上にＭＢＥ法等により、＾ＬＧａＡｓ第１バリア
層５ 、ＧａＡｓベース層７、ＡｌＧａＡｓ第２バリア
Ｎ８及びｎ型ＧａＡｓエミッタ一層９を、例えば下記例
の如く順次積層成長する。〔第１図（ｄ）〕 半導体層 組成 不純物濃度 厚さａｍ −
３ａｍ ９ エミッタ ＧａＡｓ ５ＸｌＯ” 、
３００８ 第２バリア ８ａ Ａｌｏ、 ３Ｇａａ、 Ｊｓ ノンド
ープ ６７ ベース ＧａＡｓ ノンド
ープ １０６ 第１バリア ６ＣＡｌｅ、 ３Ｇａｏ、 ？＾Ｓ ノンドープ ６
６ｂ Ａｌｏ、２Ｇａ、、、７Ａｓ ｌＸｌ
０” １０６ａ Ａｌｅ、 ｚＧａｏ、
Ｊｓ ノンドープ １５０本実施例では前記の如くベ
ースＮ７はノンドープとし、第１及び第２バリア層６．
８から遷移する電子でベース層７に２次元電子ガスを形
成しており、この関係から、第１バリアＮ６はｎ型領域
の上下をノンドープ領域で挟む３層構造、第２バリア層
８はノンドープ領域上にｎ型領域を備える構造とし、更
に第２バ刃ア層８はそのアルミニウムの組成比をエミッ
タ層９方向に次第に織少しさせて砒化ガリウムとし、エ
ミッタ層９とホモ接合している。
ープのＧａＡｓ埋め込みＮ５をコレクタ層３と等しい高
さに成長する。この際にマスク４上には多結晶状態のＧ
ａＡｓが堆積するが、これを弗酸により除去しマスク４
も除去する。〔第１図（Ｃ）〕コレクタ層３及び埋め込
み層５上にＭＢＥ法等により、＾ＬＧａＡｓ第１バリア
層５ 、ＧａＡｓベース層７、ＡｌＧａＡｓ第２バリア
Ｎ８及びｎ型ＧａＡｓエミッタ一層９を、例えば下記例
の如く順次積層成長する。〔第１図（ｄ）〕 半導体層 組成 不純物濃度 厚さａｍ −
３ａｍ ９ エミッタ ＧａＡｓ ５ＸｌＯ” 、
３００８ 第２バリア ８ａ Ａｌｏ、 ３Ｇａａ、 Ｊｓ ノンド
ープ ６７ ベース ＧａＡｓ ノンド
ープ １０６ 第１バリア ６ＣＡｌｅ、 ３Ｇａｏ、 ？＾Ｓ ノンドープ ６
６ｂ Ａｌｏ、２Ｇａ、、、７Ａｓ ｌＸｌ
０” １０６ａ Ａｌｅ、 ｚＧａｏ、
Ｊｓ ノンドープ １５０本実施例では前記の如くベ
ースＮ７はノンドープとし、第１及び第２バリア層６．
８から遷移する電子でベース層７に２次元電子ガスを形
成しており、この関係から、第１バリアＮ６はｎ型領域
の上下をノンドープ領域で挟む３層構造、第２バリア層
８はノンドープ領域上にｎ型領域を備える構造とし、更
に第２バ刃ア層８はそのアルミニウムの組成比をエミッ
タ層９方向に次第に織少しさせて砒化ガリウムとし、エ
ミッタ層９とホモ接合している。
この半導体基体のエミッタ層９をエツチングし、ストラ
イプ状のコレクタ層３の何れか一方向寄り・の領域上に
エミッタ領域９Ｅを画定する。〔第１図＋８）、（ｆ）
、（ｇ）〕 ただし同図（ｆ）、［ｇ）はストライプ
方向の側断面を示すＸ−Ｘ、Ｙ−Ｙ側断面図である。
イプ状のコレクタ層３の何れか一方向寄り・の領域上に
エミッタ領域９Ｅを画定する。〔第１図＋８）、（ｆ）
、（ｇ）〕 ただし同図（ｆ）、［ｇ）はストライプ
方向の側断面を示すＸ−Ｘ、Ｙ−Ｙ側断面図である。
このエツチング処理により表出した第２バリア層８に接
して、厚さ例えば０．３ａ程度の金ゲルマニウム／金（
ＡｕＧｅ／Ａｕ）により、コレクタ電極１０をコレクタ
Ｎ３のエミッタ領域９Ｅとは反対方向寄りの領域上に、
ベース電極１１をエミッタ領域近傍の埋め込み層４上に
それぞれ形成し、またエミッタ領域９Ｅに接して、金ゲ
ルマニウム／金／タングステンシリサイド（ＡｕＧｅ／
＾ｕ／ＷＳｉ）により厚さ例えば＾ｕＧｅ＝２Ｏｎｍｓ
＾ｕ＃Ｑ、１Ｉｎｎ、 ＷＳｉ”；０．３ａ程度にエミ
ッタｉｌ掻１２を形成する。
して、厚さ例えば０．３ａ程度の金ゲルマニウム／金（
ＡｕＧｅ／Ａｕ）により、コレクタ電極１０をコレクタ
Ｎ３のエミッタ領域９Ｅとは反対方向寄りの領域上に、
ベース電極１１をエミッタ領域近傍の埋め込み層４上に
それぞれ形成し、またエミッタ領域９Ｅに接して、金ゲ
ルマニウム／金／タングステンシリサイド（ＡｕＧｅ／
＾ｕ／ＷＳｉ）により厚さ例えば＾ｕＧｅ＝２Ｏｎｍｓ
＾ｕ＃Ｑ、１Ｉｎｎ、 ＷＳｉ”；０．３ａ程度にエミ
ッタｉｌ掻１２を形成する。
次いで例えば温度４５０℃、時間１分間程度の熱処理を
施して、コレクタ合金化領域１０Ａをコレクタ層３に十
分達する深さに、ベース合金化Ｎ域１１Ａをベース層７
を貫通する深さに形成する。なおエミッタ電極１２につ
いては前記構成によりその合金化領域は浅く、第２バリ
ア層８を破壊することはない。
施して、コレクタ合金化領域１０Ａをコレクタ層３に十
分達する深さに、ベース合金化Ｎ域１１Ａをベース層７
を貫通する深さに形成する。なおエミッタ電極１２につ
いては前記構成によりその合金化領域は浅く、第２バリ
ア層８を破壊することはない。
また、コレクタ合金化領域１０Ａをコレクタ層３以外の
領域、特にＨＵＴ動作領域のベース層７がら電気的に分
離するために、例えば酸素イオン注入、Ｇａ収束イオン
ビームによるスパッタリング等の処理を、エミッタ領域
９Ｅ、ベース電極１１等とコレクタ電極１０との間の表
面から、第１バリアｌ１ｉ６の下側ノンドープ層６Ａに
達する深さに実施し、絶縁分離領域１３を形成する。
領域、特にＨＵＴ動作領域のベース層７がら電気的に分
離するために、例えば酸素イオン注入、Ｇａ収束イオン
ビームによるスパッタリング等の処理を、エミッタ領域
９Ｅ、ベース電極１１等とコレクタ電極１０との間の表
面から、第１バリアｌ１ｉ６の下側ノンドープ層６Ａに
達する深さに実施し、絶縁分離領域１３を形成する。
以上説明した如く製造された本実施例の伝導帯のダイア
グラムは第２図の様である。同図は第１図と同一符号に
より各半導体層の対応を示し、またＥＦＥＳＥ□、ＲＦ
Ｃはそれぞれエミッタ領域９Ｅ、ベース層７、コレクタ
層３のフェルミ準位を示す。
グラムは第２図の様である。同図は第１図と同一符号に
より各半導体層の対応を示し、またＥＦＥＳＥ□、ＲＦ
Ｃはそれぞれエミッタ領域９Ｅ、ベース層７、コレクタ
層３のフェルミ準位を示す。
本実施例の２次元電子ガスによるベース層７のシート抵
抗は１００Ω／口程度と極めて低く、ベース層７の厚さ
が１０ｎｍである本実施例ではエミッタ接地電流増幅率
β＃２０が得られている。
抗は１００Ω／口程度と極めて低く、ベース層７の厚さ
が１０ｎｍである本実施例ではエミッタ接地電流増幅率
β＃２０が得られている。
また本実施例でエミッターベース間のバイアス電圧を０
．２５Ｖとするとき、ベース層に注入されたホットエレ
クトロンの速度は７ Ｘ１０’ ａｍ／ｓｅｃで、゛ベ
ース走行時間τｍ＃１．４ＸｌＯ−’ｐｓと極めて小さ
い値が得られている。
．２５Ｖとするとき、ベース層に注入されたホットエレ
クトロンの速度は７ Ｘ１０’ ａｍ／ｓｅｃで、゛ベ
ース走行時間τｍ＃１．４ＸｌＯ−’ｐｓと極めて小さ
い値が得られている。
以上説明した如く本発明によれば、ベース電極及びその
合金化領域がコレクタ層から分離された領域にコンタク
ト形成上の制約な（設けられ、ベース層自体の自由度も
増加し、抵抗値の低減、電流増幅率の向上などの特性改
善が実現され、ＨＥＴの開発が大きく前進する効果が得
られる。
合金化領域がコレクタ層から分離された領域にコンタク
ト形成上の制約な（設けられ、ベース層自体の自由度も
増加し、抵抗値の低減、電流増幅率の向上などの特性改
善が実現され、ＨＥＴの開発が大きく前進する効果が得
られる。
第１図（ａｌ乃至（ａは本発明の実施例を示す工程順模
式側断面図、 第２図は本実施例の伝導帯のダイアダラム、第３図（ａ
）はＢＥＴの動作の説明図、第３図（ｂ）は従来例を示
す模式側断面図である。 図において、 １は半絶縁性ＧａＡｓ基板、 ２はノンドープのＧａＡｓバッファ層、３ばｎ型ＧａＡ
ｓコレクタ層、 ４はマスク、 ５はノンドープのＧａＡｓ埋め込み層、６はＡｌＧａＡ
ｓ第１バリア層、（６ａはノンドープ、６ｂはｎ型、６
ｃはノンドープ）、 ７はノンドープのＧａＡｓベース層、 ８は＾ｌＧａＡｓ第２バリア層、（８ａはノンドープ、
８ｂはｎ型）、 ９はｎ型ＧａＡｓエミッタ層、９Ｅはエミッタ領域、１
０はコレクタ電極、１０Ａはコレクタ合金化領域、１１
はベース電極、１１＾ばベース合金化領域、１２はエミ
ッタ電極、 １３は絶縁分＠領域を示す。 特許出願人 工業技術院長 等々力 達革 ｌ 図 ＄２ 図
式側断面図、 第２図は本実施例の伝導帯のダイアダラム、第３図（ａ
）はＢＥＴの動作の説明図、第３図（ｂ）は従来例を示
す模式側断面図である。 図において、 １は半絶縁性ＧａＡｓ基板、 ２はノンドープのＧａＡｓバッファ層、３ばｎ型ＧａＡ
ｓコレクタ層、 ４はマスク、 ５はノンドープのＧａＡｓ埋め込み層、６はＡｌＧａＡ
ｓ第１バリア層、（６ａはノンドープ、６ｂはｎ型、６
ｃはノンドープ）、 ７はノンドープのＧａＡｓベース層、 ８は＾ｌＧａＡｓ第２バリア層、（８ａはノンドープ、
８ｂはｎ型）、 ９はｎ型ＧａＡｓエミッタ層、９Ｅはエミッタ領域、１
０はコレクタ電極、１０Ａはコレクタ合金化領域、１１
はベース電極、１１＾ばベース合金化領域、１２はエミ
ッタ電極、 １３は絶縁分＠領域を示す。 特許出願人 工業技術院長 等々力 達革 ｌ 図 ＄２ 図
Claims (1)
- 半絶縁性砒化ガリウム基板（１）上に、ノンドープの砒
化ガリウム・バッファ層（２）とシリコンをドープした
ｎ型砒化ガリウム・コレクタ層（３）とを成長し、スト
ライプ状のメサ形に該バッファ層（２）までエッチング
して該コレクタ層（３）を部分的に残し、該エッチング
領域にノンドープの砒化ガリウム埋め込み層（５）を該
コレクタ層（３）と等しい高さに成長し、該コレクタ層
（３）及び該埋め込み層（５）上に、砒化アルミニウム
ガリウム第１バリア層（６）、砒化ガリウム・ベース層
（７）、砒化アルミニウムガリウム第２バリア層（８）
、シリコンをドープしたｎ型砒化ガリウム・エミッタ層
（９）を順次積層成長し、該エミッタ層（９）を選択的
にエッチングして該コレクタ層（３）上にエミッタ領域
（９Ｅ）を画定し、次いで該エミッタ領域（９Ｅ）に接
し金ゲルマニウム／金／タングステンシリサイドからな
るエミッタ電極（１２）と、該コレクタ層（３）上で該
第２バリア層（８）に接し金ゲルマニウム／金からなる
コレクタ電極（１０）と、該埋め込み層（５）上で該第
２バリア層（８）に接し金ゲルマニウム／金からなるベ
ース電極（１１）とを形成し、熱処理により該コレクタ
層（３）に達するコレクタ合金化領域（１０Ａ）及び該
ベース層（７）を越えるベース合金化領域（１１Ａ）を
形成し、かつ該コレクタ合金化領域（１０Ａ）を該コレ
クタ層（３）以外の領域から電気的に分離する絶縁分離
領域（１３）を形成する工程を有することを特徴とする
ホットエレクトロントランジスタの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60144571A JPS627158A (ja) | 1985-07-03 | 1985-07-03 | ホットエレクトロントランジスタの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60144571A JPS627158A (ja) | 1985-07-03 | 1985-07-03 | ホットエレクトロントランジスタの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS627158A true JPS627158A (ja) | 1987-01-14 |
| JPH0337317B2 JPH0337317B2 (ja) | 1991-06-05 |
Family
ID=15365293
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60144571A Granted JPS627158A (ja) | 1985-07-03 | 1985-07-03 | ホットエレクトロントランジスタの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS627158A (ja) |
-
1985
- 1985-07-03 JP JP60144571A patent/JPS627158A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0337317B2 (ja) | 1991-06-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4908325A (en) | Method of making heterojunction transistors with wide band-gap stop etch layer | |
| US5294566A (en) | Method of producing a semiconductor integrated circuit device composed of a negative differential resistance element and a FET transistor | |
| US4837178A (en) | Method for producing a semiconductor integrated circuit having an improved isolation structure | |
| JP3262056B2 (ja) | バイポーラトランジスタとその製造方法 | |
| JP3439578B2 (ja) | 半導体装置およびその製造方法 | |
| JP2730544B2 (ja) | 電界効果トランジスタ及びその製造方法 | |
| JPS627158A (ja) | ホットエレクトロントランジスタの製造方法 | |
| JPS5828753B2 (ja) | 縦形電界効果トランジスタの製造方法 | |
| JPH11251328A (ja) | 化合物半導体装置 | |
| JPS59181060A (ja) | 半導体装置 | |
| EP0276981B1 (en) | Semiconductor integrated circuit device and method of producing same | |
| JPH0575170B2 (ja) | ||
| JPS6084878A (ja) | 負性抵抗特性をもつ半導体装置およびその製造方法 | |
| JPH0429225B2 (ja) | ||
| JP2862705B2 (ja) | ヘテロ接合半導体装置及びその製造方法 | |
| JPH0453108B2 (ja) | ||
| JPS624365A (ja) | 半導体装置 | |
| JPH01187863A (ja) | 半導体装置 | |
| JPS63301568A (ja) | 半導体集積回路装置及びその製造方法 | |
| JPH0460340B2 (ja) | ||
| JPS63107066A (ja) | ヘテロ接合型バイポ−ラトランジスタ | |
| JPS61268063A (ja) | 半導体装置 | |
| JPH0575169B2 (ja) | ||
| JPS635564A (ja) | ヘテロ接合型バイポ−ラトランジスタ | |
| JPH0458705B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |