JPS6244064A - 過電圧抑制装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明はインバータ装置の主回路スイッチング素子過
電圧抑制に関するものである。

し従来の技術〕 第６図に従来の過電圧抑制装置を示す。図において、（
１）はフィルタコンデンサ、（７）αＱはアノードリア
クトル、（８）　（９）は主回路スイッチ素子で例えば
ゲートターンオフサイリスタＣＧＴのが用いられる。

Ｑり圓はスナバダイオード、（２）口はスナバコンデン
サ、Ｑ５（ｌηは還流ダイオードである。

次に動作について説明する。ＧＴＯ（８）が消弧された
時、負荷及びアノードリアクトル（７）の誘導エネルギ
ーにより、ＧＴＯ（８）に流れていた電流はダイオード
ａυ及びコンデンサ＠を流れる。この電流によりコンデ
ンサ（２）は充電され、誘導エネルギーがコンデンサ（
ロ）の静電エネルギーに愛換される。したがってＧＴＯ
（８）の両端に印加される電圧は、コンデンサ＠に充電
される１圧に等しい。ＧＴＯ（８）が再び導通する時、
コンデンサ（ロ）の電荷は抵抗（至）を通って放電され
、コンデンサ四の電圧は、　ＧＴＯ（８）の唄方向降下
電圧に等しい値となる。

このように従来のものは、Ｑ１１０３Ｑ５及び０３α４
＋１１７１からなるスナバ回路で、主回路スイッチ素子
（８）　（９１の過電圧抑制が行われる。

（発明が解決しようとする問題点〕 従来の過電圧抑制回路は以上のように構成されているの
で、コンデンサはピーク電圧から並列接続されたスイッ
チング素子の順方向降下電圧まで充放電を繰り返し、放
電時のエネルギー消費は多大であった。このにめ、スイ
ッチング素子にかかるピーク電圧を抑制するｔコめ、コ
ンデンサの容量を増加させるとインバータ装置の低効率
・外形重量の増大をもにらすという問題点かあつに。

この発明は上記のような問題点を解消するｔこめになさ
れたもので、スイッチング素子に並列接続されたコンデ
ンサ容量を増やさず、そのにめインバータ装置のエネル
ギー損失を増力口させろことなく、スイッチング素子の
ピーク電圧を抑制できる過電圧抑制装置を得ることを目
的とする。

し問題点を解決するための手段〕 この発明に係る過電圧抑制装置は、コンデンサとそのコ
ンデンサ電荷を充放電させる回路とから構成され、また
、コンデンサは直流電源からの充電により所定の電圧に
初期充電させられており。

保護すべき素子に印加される電圧がこの所定の電圧に達
した時、このコンデンサに電流が流れ込むこと５こより
、素子に印加される電圧のハネ上りを抑制する様にした
ものである。

〔作用〕

この発明における過電圧抑制装置は、スナバ−回路とと
もに用いられ、スイッチング素子がしゃ断した後スナバ
−コンデンサ電圧が上昇し、過電圧抑制装置のコンデン
サ電圧と等しくなった時、スナバ−回路に流れていｔコ
ミ流は過電圧抑制回路に０分流し、そのためスナバ−回
路及び過電圧抑制装置に生ずる電圧は分流されｔコミ流
によって上昇するため、低い値に抑えられ、素子のハネ
上り電圧を抑制する。

〔発明の実施例〕

以下、この発明の一実施例を図について説明する。＠１
図において、（２）〜（６）は本発明の対称となる主回
路装置である。（３）はハネ上り電圧抑制のためのコン
デンサ、（２）と（４）はコンデンサ（３）の過充電電
荷を放電させろための抵抗、（５）と（６）はコンデン
サ（３）の初期充電電荷の放電ブロック用ダイオードで
ある。（１）及び（７）〜（至）は従来装置と同様のも
のである。α脅及び（ホ）は（２）〜（ト）で構成され
たＵ相と同様の構成である。このように構成された過電
圧抑制装置は、Ｕ相のＧＴＯ（８）が導通している状態
の時、電流Ｉは第２図の様に流れ、電圧抑制コンデンサ
（３）はＲＦＣまで蓄電されている。この状態でＧＴＯ
（８）にオフパルスが入力されると、第８図に示すよう
に、モータの漏れインダクタンス及び回路のアノードリ
アクトル（７）、漏れインダクタンスに蓄えられたエネ
ルギーがスナバ−コンデンサ四に流れる。

スナバ−コンデンサＱ２［圧がインバータ入力電圧（Ｅ
Ｆｃ）に等しくなると、第４図に示す様道各ダイオード
（５）αυ（６）　Ｑ１９が導通状態となり・ア′−ト
リ７クトル（７）　Ｃ１Ｏ及び配線の漏れインダクタン
スに蓄えられｔこエネルギーはスナバ−コンデンサ（６
）と電圧抑制コンデンサ（３）に流れろ。

第４図のモードにおいて、回路の誘導エネルギーがスナ
バ−コンデンサ□□□と電圧抑制コンデンサ（３）に移
ると、第４図のモードは終了し、第５図に示す還流モー
ドになり、Ｕ相の消弧は完了する。

上記実施例においては、主回路スイッチ素子がＧＴＯの
場合について説明したが、主回路スイッチ素子をサイリ
スタとして転流回路を用いても、上記実施例と同様の動
作を期待できる。

〔発明の効果〕

以上のように、この発明によれば素子の過電圧抑制装置
を、小容量のコンデンサと充放電回路とにより、充放電
電圧幅がスナバ−回路のものより小さくなる様に構成し
ｔこので、インバータ装置ノ高効率化・軽量小型化の効
果が得られる。

【図面の簡単な説明】

第１図はこの発明の一実施例によるインバータ装置の主
回路図、第２図から第５図は、この発明の一実施例の動
作を説明する主回路図、第６図は従来のインバータ装置
の主回路図である。図；こおいて、（２）及び（４）は
抵抗、（３）はコンデンサ、（５）及び（６）はダイオ
ード、（８）　（９）はスイッチ可能な半導体素子であ
る。 なお、各図中同一符号は同−又は相当部分を示す。

Claims (3)

【特許請求の範囲】
1. （１）回路の電流の導通及びシヤ断をさせるために、ス
   イッチ可能な半導体素子を用い上記スイッチ可能な半導
   体素子のアノードに直列に接続されたリアクトルを有す
   る装置において、上記スイッチ可能な半導体素子のアノ
   ードにアノードを接続されたダイオードと、そのダイオ
   ードのカソードと上記スイッチ可能な半導体素子に接続
   されていない側のリアクトル端とに接続された抵抗と、
   上記ダイオードのカソードと上記スイッチ可能な半導体
   のカソードとに接続されたコンデンサを備えたことを特
   徴とする過電圧抑制装置。
2. （２）スイッチ可能な半導体素子とその素子のカソード
   に直列に接続されたリアクトルを有する装置において、
   上記スイッチ可能な半導体素子のカソードにカソードを
   接続されたダイオードと、そのダイオードのアノードと
   上記スイッチ可能な半導体素子に接続されていない側の
   リアクトル端とに接続された抵抗と、上記ダイオードの
   アノードと上記スイッチ可能な半導体のアノードとに接
   続されたコンデンサを備えたことを特徴とする、特許請
   求の範囲第１項記載の過電圧抑制装置。
3. （３）直流電源の陽極に接続された、特許請求の範囲第
   １項において示したスイッチ可能な半導体素子とリアク
   トルを有し、上記直流電源の陰極に接続された特許請求
   の範囲第２項において示したスイッチ可能な半導体素子
   とリアクトルを有するインバータ装置の１相において、
   上記陽極側のスイッチ可能な半導体素子のアノードにア
   ノードを接続されたダイオードと、そのダイオードのカ
   ソードと上記直流電源の陽極に接続された抵抗と、上記
   直流電源の陰極側のスイッチ可能な半導体素子のカソー
   ドにカソードを接続されたダイオードと、そのダイオー
   ドのアノードと上記直流電源の陰極に接続された抵抗と
   、上記直流電源陽極側のダイオードのカソードと上記直
   流電源陰極側のダイオードのアノードに接続されたコン
   デンサを備えたことを特徴とする特許請求の範囲第１項
   記載の過電圧抑制装置。