JPS6244728B2 - - Google Patents
Info
- Publication number
- JPS6244728B2 JPS6244728B2 JP54151435A JP15143579A JPS6244728B2 JP S6244728 B2 JPS6244728 B2 JP S6244728B2 JP 54151435 A JP54151435 A JP 54151435A JP 15143579 A JP15143579 A JP 15143579A JP S6244728 B2 JPS6244728 B2 JP S6244728B2
- Authority
- JP
- Japan
- Prior art keywords
- line
- lines
- current source
- current
- control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/66—Digital/analogue converters
- H03M1/68—Digital/analogue converters with conversions of different sensitivity, i.e. one conversion relating to the more significant digital bits and another conversion to the less significant bits
- H03M1/682—Digital/analogue converters with conversions of different sensitivity, i.e. one conversion relating to the more significant digital bits and another conversion to the less significant bits both converters being of the unary decoded type
- H03M1/685—Digital/analogue converters with conversions of different sensitivity, i.e. one conversion relating to the more significant digital bits and another conversion to the less significant bits both converters being of the unary decoded type the quantisation value generators of both converters being arranged in a common two-dimensional array
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/66—Digital/analogue converters
- H03M1/74—Simultaneous conversion
- H03M1/742—Simultaneous conversion using current sources as quantisation value generators
- H03M1/747—Simultaneous conversion using current sources as quantisation value generators with equal currents which are switched by unary decoded digital signals
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
- Electronic Switches (AREA)
Description
【発明の詳細な説明】
この発明はデジタル信号をアナログ信号に変換
するＤ−Ａコンバータに関する。
するＤ−Ａコンバータに関する。
このＤ−Ａコンバータの精度を決める主要なパ
ラメータは、周知のようにフルスケールとゼロ点
を結ぶ理想直線と実際のアナログ出力信号の偏差
を表わす直線性（相対精度）、１ビツトのデジタ
ル入力コードが、1LSB変化した場合の理想1LSB
電圧変化に対する実際のアナログ出力変化の偏差
を表わす微分直線性およびデジタル入力の増減に
従つてアナログ出力が同じく増減する特性をもつ
ことを表わす単調性などがある。
ラメータは、周知のようにフルスケールとゼロ点
を結ぶ理想直線と実際のアナログ出力信号の偏差
を表わす直線性（相対精度）、１ビツトのデジタ
ル入力コードが、1LSB変化した場合の理想1LSB
電圧変化に対する実際のアナログ出力変化の偏差
を表わす微分直線性およびデジタル入力の増減に
従つてアナログ出力が同じく増減する特性をもつ
ことを表わす単調性などがある。
電流源、例えば加重電流源（Ｉ，Ｉ／２，…Ｉ／２ｎ
）が 複数並列接続され、デジタル入力に応じて加重電
流源が選択されてアナログ出力（電流）が得られ
るようなＤ−Ａコンバータでは、加重電流源の精
度が直接このＤ−Ａコンバータの精度になるか
ら、従来から加重電流源個々の高精度化を図る工
夫がなされている。
）が 複数並列接続され、デジタル入力に応じて加重電
流源が選択されてアナログ出力（電流）が得られ
るようなＤ−Ａコンバータでは、加重電流源の精
度が直接このＤ−Ａコンバータの精度になるか
ら、従来から加重電流源個々の高精度化を図る工
夫がなされている。
その一例として、微小電流源（１／ｎ・Ｉ）をｎ個
集めて電流源Ｉとし、１／２ｎ個集めて電流源Ｉ／２と
する 方式が提案されている。この方式で微小電流源の
バラツキがガウス分布をなすと仮定すると、電流
源Ｉのバラツキもガウス分布をなし、その標準偏
差σIは σI＝√σ〓 …(1) となる。たゞし(1)式においてσ〓は微小電流源の
標準偏差である。この標準偏差σ〓は電流源Ｉに
対して のバラツキとなる。
する 方式が提案されている。この方式で微小電流源の
バラツキがガウス分布をなすと仮定すると、電流
源Ｉのバラツキもガウス分布をなし、その標準偏
差σIは σI＝√σ〓 …(1) となる。たゞし(1)式においてσ〓は微小電流源の
標準偏差である。この標準偏差σ〓は電流源Ｉに
対して のバラツキとなる。
そこでいま微小電流源のバラツキを、σ〓／
１／ｎ・Ｉ＝0.01と仮定して上記(2)式のバラツキＥσ 〓を16ビツト相当に入れるためには±１／２LSBの範 囲にあるようにすればよいので となる。従つて、この方式でＤ−Ａコンバータの
精度を高精度に保持するのに必要な微小電流源の
数は180万個となり、実現するには極めて困難で
ある。
１／ｎ・Ｉ＝0.01と仮定して上記(2)式のバラツキＥσ 〓を16ビツト相当に入れるためには±１／２LSBの範 囲にあるようにすればよいので となる。従つて、この方式でＤ−Ａコンバータの
精度を高精度に保持するのに必要な微小電流源の
数は180万個となり、実現するには極めて困難で
ある。
この問題点はＤ−Ａコンバータを次のように構
成することによつて解決できる。
成することによつて解決できる。
すなわち、例えばデジタルコードを上位ビツト
と下位ビツトに分けて、これらの上位ビツトと下
位ビツトに関連して微小電流源のマトリクス回路
を組み、デジタルデータのコードに応じてマトリ
クス回路の交点に配された交点選択要素の数を決
定してアナログ信号に変換するように、Ｄ−Ａコ
ンバータを構成する。
と下位ビツトに分けて、これらの上位ビツトと下
位ビツトに関連して微小電流源のマトリクス回路
を組み、デジタルデータのコードに応じてマトリ
クス回路の交点に配された交点選択要素の数を決
定してアナログ信号に変換するように、Ｄ−Ａコ
ンバータを構成する。
16ビツトのＤ−Ａコンバータで、抵抗ラダー回
路を併用すると、仮に11ビツト分をマトリツクス
回路に組んだときには微小電流源の標準偏差σ〓
を0.01と仮定すると、その微小直線性は σ〓／２０４８≒4.9×10-6 …(4) となる。この値は16ビツトの１／３LSB相当となり、 特に単調性や微分直線性が重要視されるＤ−Ａコ
ンバータでは十分にその精度が保証されているこ
とが理解される。
路を併用すると、仮に11ビツト分をマトリツクス
回路に組んだときには微小電流源の標準偏差σ〓
を0.01と仮定すると、その微小直線性は σ〓／２０４８≒4.9×10-6 …(4) となる。この値は16ビツトの１／３LSB相当となり、 特に単調性や微分直線性が重要視されるＤ−Ａコ
ンバータでは十分にその精度が保証されているこ
とが理解される。
すなわち、微小電流源をマトリツクス状に配列
して構成する新規な手段を採れば、高精度を維持
しながら微小電流源の数を大幅に逓減させること
ができる。
して構成する新規な手段を採れば、高精度を維持
しながら微小電流源の数を大幅に逓減させること
ができる。
第１図はこのような構成を採る新規なＤ−Ａコ
ンバータの一例を示す系統図であつて、ｎビツト
のＤ−Ａコンバータにおいては、ｎビツトのデジ
タルデータを上位ビツト（ｎx＋ｎy）と、下位ビ
ツトｎzに分割し、微小電流源ΔＩを２（ｎx＋ｎ
y）個使用して、２ox×２oyのマトリツクス回路
１を構成し、このマトリツクス回路１の交点に配
された微小電流源ΔＩを含む交点選択要素を入力
デジタルデータに応じて選択してアナログ量に変
換する。また、下位ｎzビツト分は精度の十分に
保証された例えば抵抗ラダー回路３によつてアナ
ログ処理する。そしてこれらから得た合成アナロ
グ量を出力として取出すように構成する。４Ａ，
４Ｂ及び５はデコータである。
ンバータの一例を示す系統図であつて、ｎビツト
のＤ−Ａコンバータにおいては、ｎビツトのデジ
タルデータを上位ビツト（ｎx＋ｎy）と、下位ビ
ツトｎzに分割し、微小電流源ΔＩを２（ｎx＋ｎ
y）個使用して、２ox×２oyのマトリツクス回路
１を構成し、このマトリツクス回路１の交点に配
された微小電流源ΔＩを含む交点選択要素を入力
デジタルデータに応じて選択してアナログ量に変
換する。また、下位ｎzビツト分は精度の十分に
保証された例えば抵抗ラダー回路３によつてアナ
ログ処理する。そしてこれらから得た合成アナロ
グ量を出力として取出すように構成する。４Ａ，
４Ｂ及び５はデコータである。
抵抗ラダー回路３を使用しない場合には、ｎz
＝０であるから、このときには、ｎx＋ｎy＝ｎと
して上述のマトリツクス回路を構成する。
＝０であるから、このときには、ｎx＋ｎy＝ｎと
して上述のマトリツクス回路を構成する。
マトリツクス回路１は第２図で示すように、
Ｘ，ＹラインのほかにＸラインと同数のＺライン
がＸライン側に設けられる。図は、ｎx＝６，ｎy
＝５、従つて26×25のマトリツクス回路を示す。
Ｘ，ＹラインのほかにＸラインと同数のＺライン
がＸライン側に設けられる。図は、ｎx＝６，ｎy
＝５、従つて26×25のマトリツクス回路を示す。
Ｘラインは入力デジタルデータのコードにより
少くとも１本が指定され、またＹラインは指定さ
れたライン以下のラインはすべてオンするように
なされている。
少くとも１本が指定され、またＹラインは指定さ
れたライン以下のラインはすべてオンするように
なされている。
また、Ｚラインは指定されたＸライン（指定さ
れたラインが複数本の場合はその最後の行のライ
ン）より１ライン以下の全てのラインが指定され
る。
れたラインが複数本の場合はその最後の行のライ
ン）より１ライン以下の全てのラインが指定され
る。
Ｘ及びＺラインとＹラインとの交点にはそれぞ
れ上述の交点選択要素２が設けられているが、こ
れは例えば第３図のような構成をしている。
れ上述の交点選択要素２が設けられているが、こ
れは例えば第３図のような構成をしている。
図において、Q1は微小電流源ΔＩを構成する
トランジスタ、Ｄはスイツチングダイオード、６
はその制御回路で、トランジスタQ2，Q3で構成
される。一方のトランジスタQ3はマルチエミツ
タのトランジスタが使用される。
トランジスタ、Ｄはスイツチングダイオード、６
はその制御回路で、トランジスタQ2，Q3で構成
される。一方のトランジスタQ3はマルチエミツ
タのトランジスタが使用される。
次にこの交点選択要素２の動作を、ダイオード
Ｄの動作モードを示す第４図を参照しながら説明
する。なお定常状態ではXiおよびYjラインは共
に論理的に高レベルすなわち“Ｈ”、Ziラインは
論理的に低レベルすなわち“Ｌ”とする。
Ｄの動作モードを示す第４図を参照しながら説明
する。なお定常状態ではXiおよびYjラインは共
に論理的に高レベルすなわち“Ｈ”、Ziラインは
論理的に低レベルすなわち“Ｌ”とする。
第４図からも明らかなように、いまZiラインが
オンすなわち“Ｈ”のときはトランジスタQ3は
XiおよびYjラインの電位に拘らずオフで、トラ
ンジスタQ2もオフであるから、ダイオードＤは
オンとなり、この結果微小電流源の電流すなわち
トランジスタQ1のコレクタ電流がダイオードＤ
を通して流れ、もつて出力線OUTに対応したア
ナログ出力が得られる。またZiラインがオフすな
わち“Ｌ”のときでもXiおよびYjラインが共に
オンすなわち“Ｌ”のときはトランジスタQ3は
オフで、トランジスタQ2もオフになるので、同
様に微小電流源の電流が出力線OUTにアナログ
出力として導出される。
オンすなわち“Ｈ”のときはトランジスタQ3は
XiおよびYjラインの電位に拘らずオフで、トラ
ンジスタQ2もオフであるから、ダイオードＤは
オンとなり、この結果微小電流源の電流すなわち
トランジスタQ1のコレクタ電流がダイオードＤ
を通して流れ、もつて出力線OUTに対応したア
ナログ出力が得られる。またZiラインがオフすな
わち“Ｌ”のときでもXiおよびYjラインが共に
オンすなわち“Ｌ”のときはトランジスタQ3は
オフで、トランジスタQ2もオフになるので、同
様に微小電流源の電流が出力線OUTにアナログ
出力として導出される。
一方、Ziラインがオフすなわち“Ｌ”のときXi
およびYjラインの少くとも一方がオフすなわち
“Ｈ”のときはトランジスタQ3がオンし、トラン
ジスタQ2がオンして、ダイオードＤが逆バイア
スされるので、微小電流源の電流は出力線OUT
に導出されない。
およびYjラインの少くとも一方がオフすなわち
“Ｈ”のときはトランジスタQ3がオンし、トラン
ジスタQ2がオンして、ダイオードＤが逆バイア
スされるので、微小電流源の電流は出力線OUT
に導出されない。
従つて、第２図において、いま例えば入力デジ
タルデータのコード〔MSB10000010000〕のものが
デコーダ４Ａおよび４Ｂに供給されると、マトリ
クス回路１のX31ラインが指定される。またX31ラ
インの指定によつてＺラインではZ0〜Z30のすべ
てのラインが選択されオンとなる。一方上記コー
ドによりＹラインではY16が指定され、このライ
ン以下のラインすなわちY0〜Y15ラインの全てが
オンされる。このようにしてＸラインとＹライン
で指定された交点より小さい交点に配された全て
の交点選択要素２は付勢状態となり、この付勢状
態にある交点選択要素２の数に応じた電流がアナ
ログ出力として取り出される。第２図で斜線の付
された交点選択要素２は上記コードにより付勢状
態にあることを表わしている。
タルデータのコード〔MSB10000010000〕のものが
デコーダ４Ａおよび４Ｂに供給されると、マトリ
クス回路１のX31ラインが指定される。またX31ラ
インの指定によつてＺラインではZ0〜Z30のすべ
てのラインが選択されオンとなる。一方上記コー
ドによりＹラインではY16が指定され、このライ
ン以下のラインすなわちY0〜Y15ラインの全てが
オンされる。このようにしてＸラインとＹライン
で指定された交点より小さい交点に配された全て
の交点選択要素２は付勢状態となり、この付勢状
態にある交点選択要素２の数に応じた電流がアナ
ログ出力として取り出される。第２図で斜線の付
された交点選択要素２は上記コードにより付勢状
態にあることを表わしている。
さて、以上の説明から明らかなようにＤ−Ａコ
ンバータにおいて使用されるマトリツクス回路１
の交点選択要素２は比較的複雑な制御回路６を使
用しなければならないので、マトリツクス回路１
全体の構成が複雑となり、ビツトの大きなＤ−Ａ
コンバータには不向きである。また、ライン数も
多いので、その分回路が作りにくく、故障も多
く、IC回路には不向きである。
ンバータにおいて使用されるマトリツクス回路１
の交点選択要素２は比較的複雑な制御回路６を使
用しなければならないので、マトリツクス回路１
全体の構成が複雑となり、ビツトの大きなＤ−Ａ
コンバータには不向きである。また、ライン数も
多いので、その分回路が作りにくく、故障も多
く、IC回路には不向きである。
そこで、この発明はマトリツクス回路をもつと
簡単に構成できるように工夫したものである。
簡単に構成できるように工夫したものである。
以下図面を参照してこの発明の一例を詳細に説
明するが、第５図以下の実施例は抵抗ラダー回路
３において使用される電流源としてマトリツクス
回路１に設けられた微小電流源を使用するように
した場合で、その場合のマトリツクスの制御動作
をまず、第５図及び第６図を参照して説明する。
明するが、第５図以下の実施例は抵抗ラダー回路
３において使用される電流源としてマトリツクス
回路１に設けられた微小電流源を使用するように
した場合で、その場合のマトリツクスの制御動作
をまず、第５図及び第６図を参照して説明する。
図の例は６ビツトのＤ−Ａコンバータの場合
で、ｎx＝ｎy＝ｎz＝２とすれば、マトリツクス
回路１は第５図のようになる。マトリツクス回路
１の内部にある数字I1〜I16は電流源ΔＩのナンバ
ーである。また、上位ビツトｎx，ｎyに含まれる
データコードの10進数をＮx，Ｎyとしたときこれ
らを第６図で示すようにＸライン及びＹラインの
ライン指定（アドレスデータ）に利用する。
で、ｎx＝ｎy＝ｎz＝２とすれば、マトリツクス
回路１は第５図のようになる。マトリツクス回路
１の内部にある数字I1〜I16は電流源ΔＩのナンバ
ーである。また、上位ビツトｎx，ｎyに含まれる
データコードの10進数をＮx，Ｎyとしたときこれ
らを第６図で示すようにＸライン及びＹラインの
ライン指定（アドレスデータ）に利用する。
すなわち、Ｎx−１以下のＸラインはＮyとは無
関係にその全ラインが指定されて、そこに含まれ
る全電流源が加算される。ＮxラインはＮyの値に
よつて選択され、Ｎy−１以下のＹラインと交叉
するＮxラインの全電流源が指定されると共に、
Ｎyラインと交叉するＮxラインは抵抗ラダー回路
３の電流源として指定される。Ｎy＋１以上のＹ
ラインと交叉するＮxラインの電流源は指定され
ない。同じくＮx＋１以上のＸラインはＮyの値に
拘わらず指定されない。
関係にその全ラインが指定されて、そこに含まれ
る全電流源が加算される。ＮxラインはＮyの値に
よつて選択され、Ｎy−１以下のＹラインと交叉
するＮxラインの全電流源が指定されると共に、
Ｎyラインと交叉するＮxラインは抵抗ラダー回路
３の電流源として指定される。Ｎy＋１以上のＹ
ラインと交叉するＮxラインの電流源は指定され
ない。同じくＮx＋１以上のＸラインはＮyの値に
拘わらず指定されない。
具体例を示そう。例えば、10進数の「37」に対
応する６ビツトコード〔MSB100101〕のデジタル
データが入力したときには、ｎx＝ｎy＝２である
から、ｎxに含まれるデータコードは〔10〕、ｎy
に含まれるデータコードは〔01〕となつて、Ｎx
＝２，Ｎy＝１となる。そのため、X0ラインとX1
ラインはすべての電流源（I1〜I8）が指定され、
X2ラインでは、Y0ラインと交叉する電流源I9が指
定されると共に、Y1ラインと交叉する電流源I10
は抵抗ラダー回路３の電流源として指定される。
応する６ビツトコード〔MSB100101〕のデジタル
データが入力したときには、ｎx＝ｎy＝２である
から、ｎxに含まれるデータコードは〔10〕、ｎy
に含まれるデータコードは〔01〕となつて、Ｎx
＝２，Ｎy＝１となる。そのため、X0ラインとX1
ラインはすべての電流源（I1〜I8）が指定され、
X2ラインでは、Y0ラインと交叉する電流源I9が指
定されると共に、Y1ラインと交叉する電流源I10
は抵抗ラダー回路３の電流源として指定される。
ｎz＝２の場合の抵抗ラダー回路３は例えば第
７図のように構成されており、ｎzのコードが
〔01〕のときにはデコーダ５の出力によつて１／４ΔＩ の電流が得られる。
７図のように構成されており、ｎzのコードが
〔01〕のときにはデコーダ５の出力によつて１／４ΔＩ の電流が得られる。
従つて、マトリツクス回路１で指定された全電
流ＩMは ＩM＝I1＋I2＋…I9＝９ΔＩ であるから、抵抗ラダー回路３で指定された電流
ＩRを加えると、全電流Ｉは Ｉ＝ＩM＋ＩR＝９ΔＩ＋１／４ΔＩ＝３７／４ΔＩ となつて、10進数「37」に対応したアナログ出力
電流３７／４ΔＩが得られる。
流ＩMは ＩM＝I1＋I2＋…I9＝９ΔＩ であるから、抵抗ラダー回路３で指定された電流
ＩRを加えると、全電流Ｉは Ｉ＝ＩM＋ＩR＝９ΔＩ＋１／４ΔＩ＝３７／４ΔＩ となつて、10進数「37」に対応したアナログ出力
電流３７／４ΔＩが得られる。
第８図はマトリツクス回路１の具体例であつ
て、第５図に対応する。
て、第５図に対応する。
Ｘ方向には、一対のラインAi，Biを１組とす
る制御ラインが４組配され、またＹ方向にも、同
じく一対のラインCi，Diを１組とする制御ライ
ンが４組配され、各制御ラインの交点に交点選択
要素２が配される。交点選択要素２は微小電流源
ΔＩと、各制御ラインと微小電流源ΔＩとの間に
接続された４個のスイツチング用ダイオードAij
〜Dijとで構成され、これらダイオードAij〜Dij
の制御は各制御ラインに接続されたスイツチング
用トランジスタQai〜Qdiを制御することによつ
て行なわれる。
る制御ラインが４組配され、またＹ方向にも、同
じく一対のラインCi，Diを１組とする制御ライ
ンが４組配され、各制御ラインの交点に交点選択
要素２が配される。交点選択要素２は微小電流源
ΔＩと、各制御ラインと微小電流源ΔＩとの間に
接続された４個のスイツチング用ダイオードAij
〜Dijとで構成され、これらダイオードAij〜Dij
の制御は各制御ラインに接続されたスイツチング
用トランジスタQai〜Qdiを制御することによつ
て行なわれる。
そして、制御ラインAi及びCiは信号ラインと
しても使用され、制御ラインAiに設けられたス
イツチング用トランジスタQaiの各コレクタは共
通に接続されて出力端子１０に接続され、また他
方の制御ラインCiに設けられたスイツチング用
トランジスタQciの各コレクタも共通に接続され
た上で、抵抗ラダー回路３を介して上述の出力端
子１０に接続される。
しても使用され、制御ラインAiに設けられたス
イツチング用トランジスタQaiの各コレクタは共
通に接続されて出力端子１０に接続され、また他
方の制御ラインCiに設けられたスイツチング用
トランジスタQciの各コレクタも共通に接続され
た上で、抵抗ラダー回路３を介して上述の出力端
子１０に接続される。
なお、他の制御ラインBi及びDiに設けられたス
イツチング用トランジスタQbi，Qdiの各コレク
タも共通接続されて電源端子１１に接続される
が、この端子１１を流れる電流はＤ−Ａコンバー
タ用の電流としては利用されない。
イツチング用トランジスタQbi，Qdiの各コレク
タも共通接続されて電源端子１１に接続される
が、この端子１１を流れる電流はＤ−Ａコンバー
タ用の電流としては利用されない。
トランジスタQai，Qbiはデコーダ４Ａの出力
で制御され、トランジスタQci，Qdiはデコーダ
４Ｂの出力で制御される。第９図はトランジスタ
Qa〜Qdを制御するためのデコード出力の一例を
示す。
で制御され、トランジスタQci，Qdiはデコーダ
４Ｂの出力で制御される。第９図はトランジスタ
Qa〜Qdを制御するためのデコード出力の一例を
示す。
この図において、Vcは基準電圧、ΔＶは0.2〜
1.0Vの微小電圧、−∞は基準電圧Vcよりも十分低
い電圧を夫々表わす。デコード出力の電圧は
Vc，Vc−ΔＶ，Vc−２ΔＶ及び−∞の４種類で
あつて、−∞の電圧はデコード出力の組合せによ
り、さらに２種類に分けて使用される。この例で
は、 −∞１＝（Vc−３ΔＶ）以下 −∞２＝（Vc−２ΔＶ）以下 である。勿論−∞１＝−∞２＝（Vc−３ΔＶ）以
下のように選んでもよい。
1.0Vの微小電圧、−∞は基準電圧Vcよりも十分低
い電圧を夫々表わす。デコード出力の電圧は
Vc，Vc−ΔＶ，Vc−２ΔＶ及び−∞の４種類で
あつて、−∞の電圧はデコード出力の組合せによ
り、さらに２種類に分けて使用される。この例で
は、 −∞１＝（Vc−３ΔＶ）以下 −∞２＝（Vc−２ΔＶ）以下 である。勿論−∞１＝−∞２＝（Vc−３ΔＶ）以
下のように選んでもよい。
10進数「37」の場合、デコーダ４Ａに入力する
データコードは「10」で、デコーダ４Ｂに入力す
るデータコードは「01」である。このとき、夫夫
のデコーダ４Ａ，４Ｂからは第９図で示すような
所定の電位を有するデコード出力が得られ、これ
でトランジスタQai〜Qdiが制御されるため、X0
ラインはダイオードA00〜A03がすべてオンし、
X1ラインではダイオードA10〜A13のすべてがオ
ンし、X2ラインではダイオードA20（Y0ライ
ン）、C21（Y1ライン）、D22（Y2ライン）及びD23
（Y3ライン）が夫々オンし、そして、X3ラインで
はダイオードB30〜B33のすべてがオンする。
データコードは「10」で、デコーダ４Ｂに入力す
るデータコードは「01」である。このとき、夫夫
のデコーダ４Ａ，４Ｂからは第９図で示すような
所定の電位を有するデコード出力が得られ、これ
でトランジスタQai〜Qdiが制御されるため、X0
ラインはダイオードA00〜A03がすべてオンし、
X1ラインではダイオードA10〜A13のすべてがオ
ンし、X2ラインではダイオードA20（Y0ライ
ン）、C21（Y1ライン）、D22（Y2ライン）及びD23
（Y3ライン）が夫々オンし、そして、X3ラインで
はダイオードB30〜B33のすべてがオンする。
従つて、出力端子１０と微小電流源ΔＩとの間
には破線で示すような信号ラインが形成され、ま
た抵抗ラダー回路３と微小電流源ΔＩ（I10に対
応する電流源）との間にも破線で示すような信号
ラインが形成される。抵抗ラダー回路３はデコー
ダ５の出力で制御されており、依つて出力端子１
０には３７／４ΔＩの電流が流れる。
には破線で示すような信号ラインが形成され、ま
た抵抗ラダー回路３と微小電流源ΔＩ（I10に対
応する電流源）との間にも破線で示すような信号
ラインが形成される。抵抗ラダー回路３はデコー
ダ５の出力で制御されており、依つて出力端子１
０には３７／４ΔＩの電流が流れる。
これに対し、ダイオードD22，D23及びB30〜B33
によつて形成される制御ライン中の微小電流源は
Ｄ−Ａコンバート用には全く寄与しない。
によつて形成される制御ライン中の微小電流源は
Ｄ−Ａコンバート用には全く寄与しない。
なお、第８図において、制御ラインDiのうち
最初のラインD0 は回路動作に寄与しないからこ
のラインは設けなくてもよい。従つて、ダイオー
ドD00〜D30及びトランジスタQd0は不要である。
最初のラインD0 は回路動作に寄与しないからこ
のラインは設けなくてもよい。従つて、ダイオー
ドD00〜D30及びトランジスタQd0は不要である。
第１０図はマトリツクス回路１の他の具体例を
示す。すなわち、上述した第８図の具体例は、１
つの交点選択要素２に対する信号用の制御ライン
とそうでない制御ラインとをＸラインとＹライン
に対し夫々独立に設けた場合であるが、この第１
０図の例はさらに制御ライン数を省略した場合で
ある。すなわち、Ｘライン、Ｙラインとも１本の
制御ラインRi，Siで構成され、そしてスイツチン
グ用のダイオードRij，Sijも各制御ラインRi，Si
に対応して１個ずつ設けられる。
示す。すなわち、上述した第８図の具体例は、１
つの交点選択要素２に対する信号用の制御ライン
とそうでない制御ラインとをＸラインとＹライン
に対し夫々独立に設けた場合であるが、この第１
０図の例はさらに制御ライン数を省略した場合で
ある。すなわち、Ｘライン、Ｙラインとも１本の
制御ラインRi，Siで構成され、そしてスイツチン
グ用のダイオードRij，Sijも各制御ラインRi，Si
に対応して１個ずつ設けられる。
信号取出し用の出力端子１０が導出された信号
取出し用にも供する制御ラインＡはスイツチング
用のトランジスタQaiを介して共通制御ラインRi
に接続され、そして電流排出用の出力端子１１が
導出された電流排出用にも供する制御ラインＢは
スイツチング用トランジスタQbiを介して共通制
御ラインRiに接続される。
取出し用にも供する制御ラインＡはスイツチング
用のトランジスタQaiを介して共通制御ラインRi
に接続され、そして電流排出用の出力端子１１が
導出された電流排出用にも供する制御ラインＢは
スイツチング用トランジスタQbiを介して共通制
御ラインRiに接続される。
これに対し、Ｙライン側に設けられた共通制御
ラインSiには３個のスイツチング用のトランジス
タQci〜Qeiが設けられ、１つのラインＣは信号
取出用の制御ラインとして出力端子１０に接続さ
れ、１つのラインＥは電流排出用の制御ラインと
して出力端子１１に接続されると共に、残りの制
御ラインＤは抵抗ラダー回路３の電流路に接続さ
れる。
ラインSiには３個のスイツチング用のトランジス
タQci〜Qeiが設けられ、１つのラインＣは信号
取出用の制御ラインとして出力端子１０に接続さ
れ、１つのラインＥは電流排出用の制御ラインと
して出力端子１１に接続されると共に、残りの制
御ラインＤは抵抗ラダー回路３の電流路に接続さ
れる。
このように構成した場合には、第１１図のよう
なデコード出力を形成すれば上述したと同様の動
作を達成できる。
なデコード出力を形成すれば上述したと同様の動
作を達成できる。
ここに、−∞２〜−∞４の電位関係は
−∞２＝Vc−２ΔＶ以下
−∞３＝Vc−ΔＶ以下
−∞４＝Vc以下
のように選ばれているが、−∞２＝−∞３＝−∞
４＝Vc−２ΔＶ以下のように選んでも差支えな
い。
４＝Vc−２ΔＶ以下のように選んでも差支えな
い。
また、第１１図からも明らかなように制御端子
C3，D0はいずれも電位が−∞２のままであるか
ら、この制御系は設けなくてもよい。従つて、ト
ランジスタQc3及びQe0は設けなくてもよい。
C3，D0はいずれも電位が−∞２のままであるか
ら、この制御系は設けなくてもよい。従つて、ト
ランジスタQc3及びQe0は設けなくてもよい。
以上説明したように、この発明によれば微小電
流源を単位電流源とするマトリツクス回路を構成
してＤ−Ａ変換するようにしたので、微分直線性
や単調性などの精度が十分に保証されたＤ−Ａコ
ンバータを得ることができる。従つて、高精度を
維持しながら微小電流源の数を大幅に低減させる
ことができる。
流源を単位電流源とするマトリツクス回路を構成
してＤ−Ａ変換するようにしたので、微分直線性
や単調性などの精度が十分に保証されたＤ−Ａコ
ンバータを得ることができる。従つて、高精度を
維持しながら微小電流源の数を大幅に低減させる
ことができる。
そして、この発明では交点選択要素２を微小電
流源ΔＩとライン数に応じたスイツチング素子で
構成すると共に、Ｘ，Ｙ方向に夫々配された制御
ラインをスイツチング素子を選択するための制御
ラインのほかに、選択された微小電流源の信号取
出しラインとしても使用するようにしたので、交
点選択要素２を第３図のように構成する場合より
も、制御回路６が不要になると共に、必要ライン
数が少くなつて構成の簡略化を図ることができ
る。従つて、ビツト数の多いＤ−Ａコンバータに
適用して好適であると共に、このＤ−Ａコンバー
タはIC化に好適である。
流源ΔＩとライン数に応じたスイツチング素子で
構成すると共に、Ｘ，Ｙ方向に夫々配された制御
ラインをスイツチング素子を選択するための制御
ラインのほかに、選択された微小電流源の信号取
出しラインとしても使用するようにしたので、交
点選択要素２を第３図のように構成する場合より
も、制御回路６が不要になると共に、必要ライン
数が少くなつて構成の簡略化を図ることができ
る。従つて、ビツト数の多いＤ−Ａコンバータに
適用して好適であると共に、このＤ−Ａコンバー
タはIC化に好適である。
なお、マトリツクス回路１を第１０図のように
構成する場合には制御ライン及びスイツチング用
ダイオードの一層の削減を図ることができる効果
がある。
構成する場合には制御ライン及びスイツチング用
ダイオードの一層の削減を図ることができる効果
がある。
第１図はこの発明の一例を示す系統図、第２図
はこの発明の説明に供するマトリツクス回路の構
成図、第３図は同じく交点選択要素の構成図、第
４図はその動作説明のための図、第５図はこの発
明におけるマトリツクス回路の説明図、第６図は
その動作説明のための図、第７図は抵抗ラダー回
路の説明図、第８図及び第１０図はマトリツクス
回路の具体例を示す構成図、第９図及び第１１図
はその動作説明のための図である。 １はマトリツクス回路、２は交点選択要素、３
は抵抗ラダー回路、４Ａ，４Ｂ，５はデコーダ、
ΔＩは微小電流源、Aij〜Dij，Rij，Sij，Qai〜
Qeiはスイツチング素子、Ai，Ai〜Siは制御ライ
ンである。
はこの発明の説明に供するマトリツクス回路の構
成図、第３図は同じく交点選択要素の構成図、第
４図はその動作説明のための図、第５図はこの発
明におけるマトリツクス回路の説明図、第６図は
その動作説明のための図、第７図は抵抗ラダー回
路の説明図、第８図及び第１０図はマトリツクス
回路の具体例を示す構成図、第９図及び第１１図
はその動作説明のための図である。 １はマトリツクス回路、２は交点選択要素、３
は抵抗ラダー回路、４Ａ，４Ｂ，５はデコーダ、
ΔＩは微小電流源、Aij〜Dij，Rij，Sij，Qai〜
Qeiはスイツチング素子、Ai，Ai〜Siは制御ライ
ンである。
Claims (1)
- １ 入力デイジタルデータが少なくとも２つのビ
ツト群に分割され、この分割されたデータビツト
に対応して設けられた少くとも２つの制御ライン
Ｘ及びＹと、この制御ラインＸ及びＹとで構成さ
れるマトリツクスの交点に夫々設けられる複数個
の単位電流源と上記電流源の電流経路を上記Ｘラ
イン及びＹラインへ切換えるようになす上記電流
源に対応して設けられる複数個の電流切換回路と
を有し、上記制御ラインＸとＹに加えられる入力
データ・コードに対応して所定のマトリツクスの
交点の上記電流源を選択的に上記制御ラインＸ及
びＹに接続しこの制御ラインＸ及びＹを介して上
記電流源からの電流を加算することを特徴とした
Ｄ−Ａ変換器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15143579A JPS5675726A (en) | 1979-11-22 | 1979-11-22 | D-a converter |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15143579A JPS5675726A (en) | 1979-11-22 | 1979-11-22 | D-a converter |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5675726A JPS5675726A (en) | 1981-06-23 |
| JPS6244728B2 true JPS6244728B2 (ja) | 1987-09-22 |
Family
ID=15518542
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15143579A Granted JPS5675726A (en) | 1979-11-22 | 1979-11-22 | D-a converter |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5675726A (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4899151A (en) * | 1986-10-06 | 1990-02-06 | Brooktree Corporation | Apparatus for converting digital values to analog values |
| JPH0824265B2 (ja) * | 1988-10-13 | 1996-03-06 | 松下電器産業株式会社 | Ｄ／ａ変換装置 |
| KR101185619B1 (ko) * | 2004-07-06 | 2012-09-24 | 케네트, 인크 | 전압 랜덤 액세스 메모리 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5446461A (en) * | 1977-08-26 | 1979-04-12 | Intel Corp | Mos ad converter |
-
1979
- 1979-11-22 JP JP15143579A patent/JPS5675726A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5675726A (en) | 1981-06-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6225295B2 (ja) | ||
| US6707404B1 (en) | Integral nonlinearity error correction circuitry and method for DAC | |
| JPH0810832B2 (ja) | デイジタル―アナログ変換器 | |
| JPH08237128A (ja) | 抵抗の数が減じられたデジタル・アナログ変換器 | |
| JPH0964746A (ja) | デジタル・アナログ変換回路 | |
| JP2009005051A (ja) | Ｄａ変換回路 | |
| US4804960A (en) | Sub-ranging A/D converter with improved error correction | |
| EP0311105A2 (en) | Sub-ranging A/D converter with flash converter having balanced input | |
| JPH06152420A (ja) | アナログ／ディジタル変換器 | |
| JPH0423450B2 (ja) | ||
| US5010337A (en) | High resolution D/A converter operable with single supply voltage | |
| JPH0377430A (ja) | Ｄ／ａコンバータ | |
| JPS59193621A (ja) | デジタル−アナログ変換回路 | |
| JP2837726B2 (ja) | ディジタル・アナログ変換器 | |
| EP1813020B1 (en) | Balanced dual resistor string digital to analog converter system and method | |
| US20060261991A1 (en) | Digital-to-analog converter | |
| JPS6244728B2 (ja) | ||
| JPH0621814A (ja) | 正及び負のデジタル入力値の両方に対し精密な直線出力を有するデジタル・アナログ変換器 | |
| JPH05268093A (ja) | ディジタル・アナログ変換装置 | |
| JPH06132828A (ja) | Ｄ／ａ変換装置 | |
| JPH06152424A (ja) | Ｄ／ａ変換装置 | |
| JP2001127634A (ja) | ディジタル・アナログ変換器 | |
| JPH01147912A (ja) | アナログ電圧生成回路 | |
| JPH0786949A (ja) | デジタル・アナログ変換器 | |
| JP2778286B2 (ja) | Ｄ／ａコンバータ回路 |