JPS6249595B2 - - Google Patents
Info
- Publication number
- JPS6249595B2 JPS6249595B2 JP57128405A JP12840582A JPS6249595B2 JP S6249595 B2 JPS6249595 B2 JP S6249595B2 JP 57128405 A JP57128405 A JP 57128405A JP 12840582 A JP12840582 A JP 12840582A JP S6249595 B2 JPS6249595 B2 JP S6249595B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- cpu
- circuit
- lamp
- control means
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000004397 blinking Effects 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 5
- 230000007257 malfunction Effects 0.000 description 4
- 230000010355 oscillation Effects 0.000 description 4
- 230000007423 decrease Effects 0.000 description 2
- 239000004973 liquid crystal related substance Substances 0.000 description 2
- 230000008033 biological extinction Effects 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G04—HOROLOGY
- G04G—ELECTRONIC TIME-PIECES
- G04G19/00—Electric power supply circuits specially adapted for use in electronic time-pieces
- G04G19/08—Arrangements for preventing voltage drop due to overloading the power supply
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Electric Clocks (AREA)
- Electromechanical Clocks (AREA)
Description
【発明の詳細な説明】
本発明は、ROM、RAM、ALU等で構成された
CPU（セントラル・プロセツシング・ユニツ
ト）を使用し、プログラムによつて計時動作等を
行うCPU方式電子時計に関し特に、液晶表示装
置を照明するランプ付CPU方式電子時計に関す
る。
CPU（セントラル・プロセツシング・ユニツ
ト）を使用し、プログラムによつて計時動作等を
行うCPU方式電子時計に関し特に、液晶表示装
置を照明するランプ付CPU方式電子時計に関す
る。
従来、第１図に示される如く、時計動作を行う
CPU１の電源には電池２が用いられ、また、液
晶表示装置を照明するためのランプ３の電源も共
通の電池２が用いられている。この様な電子時計
に於いて、ランプ３を点灯させるためのスイツチ
４を閉成すると、第２図に示す如く、閉成直後、
ラツシユ電流５が流れ、電池２の端子電圧６が一
時的に低下する。この端子電圧６の低下により
CPU１が誤動作する危惧があつた。
CPU１の電源には電池２が用いられ、また、液
晶表示装置を照明するためのランプ３の電源も共
通の電池２が用いられている。この様な電子時計
に於いて、ランプ３を点灯させるためのスイツチ
４を閉成すると、第２図に示す如く、閉成直後、
ラツシユ電流５が流れ、電池２の端子電圧６が一
時的に低下する。この端子電圧６の低下により
CPU１が誤動作する危惧があつた。
本発明は上述した点に鑑みて為されたものであ
り、ランプの点灯直後から一定時間は、CPUの
システムクロツクを停止させることにより誤動作
を防止したCPU方式電子時計を提供するもので
ある。以下、図面を参照して本発明を詳述する。
り、ランプの点灯直後から一定時間は、CPUの
システムクロツクを停止させることにより誤動作
を防止したCPU方式電子時計を提供するもので
ある。以下、図面を参照して本発明を詳述する。
第３図は本発明の実施例を示すブロツク図であ
り、７は基準信号を発生する発振回路、８は発振
回路７の基準信号を所定の分周信号φ３、例えば
１Hzの信号、に分周する分周回路、９はCPUで
あり、分周回路８の分周信号φ３に基いて、時、
分、秒等の時刻データを作成する時計手段１０
と、外部に接続されたスイツチ１１の開閉を検知
し、ランプ点灯パルス及びランプ消灯パルスを出
力するランプ制御手段１２と、カウンタ制御手段
１３とをを有し、これらの時計手段１０、ランプ
制御手段１２、及び、カウンタ制御手段１３は、
CPU９に設けられたROM（図示せず）に書き込
まれたプログラムによつて実現構成される。１４
はランプ１５を駆動するトランジスタ１６を制御
するFF（フリツプフロツプ）であり、セツト端
子Ｓにはランプ点灯パルスが印加され、リセツト
端子Ｒにはランプ消灯パルスが印加される。１７
は分周回路８の分周出力φ２を計数するカウンタ
であり、CPU９のカウンタ制御手段１３によつ
て、計数値のセツト及び計数の開始が制御され
る。１８は分周回路８の分周出力φ１がANDゲ
ート１９を介して印加され、その分周出力φ１を
基に、CPU９を動作させるタイミング信号を作
成するシステムクロツク回路、２０はFF（フリ
ツプフロツプ）であり、セツト端子Ｓはカウンタ
１７の出力が印加され、リセツト端子Ｒには、ラ
ンプ制御手段１２のランプ点灯パルスが印加さ
れ、また出力ＱはANDゲート１９に印加され
る。
り、７は基準信号を発生する発振回路、８は発振
回路７の基準信号を所定の分周信号φ３、例えば
１Hzの信号、に分周する分周回路、９はCPUで
あり、分周回路８の分周信号φ３に基いて、時、
分、秒等の時刻データを作成する時計手段１０
と、外部に接続されたスイツチ１１の開閉を検知
し、ランプ点灯パルス及びランプ消灯パルスを出
力するランプ制御手段１２と、カウンタ制御手段
１３とをを有し、これらの時計手段１０、ランプ
制御手段１２、及び、カウンタ制御手段１３は、
CPU９に設けられたROM（図示せず）に書き込
まれたプログラムによつて実現構成される。１４
はランプ１５を駆動するトランジスタ１６を制御
するFF（フリツプフロツプ）であり、セツト端
子Ｓにはランプ点灯パルスが印加され、リセツト
端子Ｒにはランプ消灯パルスが印加される。１７
は分周回路８の分周出力φ２を計数するカウンタ
であり、CPU９のカウンタ制御手段１３によつ
て、計数値のセツト及び計数の開始が制御され
る。１８は分周回路８の分周出力φ１がANDゲ
ート１９を介して印加され、その分周出力φ１を
基に、CPU９を動作させるタイミング信号を作
成するシステムクロツク回路、２０はFF（フリ
ツプフロツプ）であり、セツト端子Ｓはカウンタ
１７の出力が印加され、リセツト端子Ｒには、ラ
ンプ制御手段１２のランプ点灯パルスが印加さ
れ、また出力ＱはANDゲート１９に印加され
る。
第３図に於いて、通常、FF２０はセツト状態
にあり、その出力Ｑは“１”のレベルとなつてお
り、ANDゲート１９を導通状態にしている。従
つて、システムクロツク回路１８には分周出力φ
１が印加され、CPU９はシステムクロツク回路
１８によつて作られたタイミング信号により、プ
ログラムを実行する。時計手段１０はプログラム
によつて実現されるものであり、分周信号φ３が
出力される毎に、内部の記憶回路（RAM）（図示
せず）に記憶された秒、分、時等のデータへの加
算処理及び桁上げ処理を行う。プログラムによる
時計手段１０は周知であるので詳しくは説明を略
す。
にあり、その出力Ｑは“１”のレベルとなつてお
り、ANDゲート１９を導通状態にしている。従
つて、システムクロツク回路１８には分周出力φ
１が印加され、CPU９はシステムクロツク回路
１８によつて作られたタイミング信号により、プ
ログラムを実行する。時計手段１０はプログラム
によつて実現されるものであり、分周信号φ３が
出力される毎に、内部の記憶回路（RAM）（図示
せず）に記憶された秒、分、時等のデータへの加
算処理及び桁上げ処理を行う。プログラムによる
時計手段１０は周知であるので詳しくは説明を略
す。
また、ランプ制御手段１２及びカウンタ制御手
段１３もプログラムによつて実現される手段であ
り、これらの手段について第４図を参照して説明
する。
段１３もプログラムによつて実現される手段であ
り、これらの手段について第４図を参照して説明
する。
第４図はランプ制御手段１２及びカウンタ制御
手段１３のプログラムを示すフロー図であり、こ
のプログラムは定期的な割り込み処理、あるい
は、外部スイツチの操作時為される割り込み処理
で実行される。先ず、スイツチ１１が接続される
端子のデータをCPU内部に取り込み、そのスイ
ツチ１１が閉成されたか、開成されたかをデータ
が論理“１”か“０”かで判定する。スイツチ１
１が閉成された場合、先ず、カウンタ１７に２〜
３ｍsec程度の値をセツトし動作を開始させ、そ
の後、ランプ点灯パルスを出力する。ランプ点灯
パルスの出力により、FF１４はセツト状態とな
り、その出力Ｑが“１”レベルとなるため、トラ
ンジスタ１６はオンし、ランプ１５が点灯する。
一方、ランプ点灯パルスによつてFF２０は同時
にリセツトされ、その出力Ｑを“０”レベルとす
るので、ANDゲート１９は遮断状態となり、分
周出力φ１はシステムクロツク回路１８に印加さ
れなくなり、システムクロツク回路１８はCPU
９の動作を実行させるタイミング信号の作成を停
止する。従つて、CPU９は動作が固定された状
態となり、プログラムの進行が停止する。この状
態で、ランプ１５に流れるラツシユ電流により、
電源電圧が低下しても、CPU９は固定された状
態が保持されるので誤動作することはない。一
方、カウンタ１７は分周回路８の分周出力φ２を
計数し続けており、設定された時間、例えば、２
〜３ｍsec経過すると、カウンタ１７から出力が
為され、FF２０がセツトされ、その出力Ｑは
“１”となる。従つて、ANDゲート１９は再び導
通状態となり、システムクロツク回路１８に分周
出力φ１が印加されるので、CPU９の動作が再
開される。ランプ１５の点灯時に流れるラツシユ
電流は１ｍsec以下であるので、点灯直後から２
〜３ｍsec経過したときには、電源電圧はCPU９
が誤動作しない程度の電圧に上昇しているのであ
る。
手段１３のプログラムを示すフロー図であり、こ
のプログラムは定期的な割り込み処理、あるい
は、外部スイツチの操作時為される割り込み処理
で実行される。先ず、スイツチ１１が接続される
端子のデータをCPU内部に取り込み、そのスイ
ツチ１１が閉成されたか、開成されたかをデータ
が論理“１”か“０”かで判定する。スイツチ１
１が閉成された場合、先ず、カウンタ１７に２〜
３ｍsec程度の値をセツトし動作を開始させ、そ
の後、ランプ点灯パルスを出力する。ランプ点灯
パルスの出力により、FF１４はセツト状態とな
り、その出力Ｑが“１”レベルとなるため、トラ
ンジスタ１６はオンし、ランプ１５が点灯する。
一方、ランプ点灯パルスによつてFF２０は同時
にリセツトされ、その出力Ｑを“０”レベルとす
るので、ANDゲート１９は遮断状態となり、分
周出力φ１はシステムクロツク回路１８に印加さ
れなくなり、システムクロツク回路１８はCPU
９の動作を実行させるタイミング信号の作成を停
止する。従つて、CPU９は動作が固定された状
態となり、プログラムの進行が停止する。この状
態で、ランプ１５に流れるラツシユ電流により、
電源電圧が低下しても、CPU９は固定された状
態が保持されるので誤動作することはない。一
方、カウンタ１７は分周回路８の分周出力φ２を
計数し続けており、設定された時間、例えば、２
〜３ｍsec経過すると、カウンタ１７から出力が
為され、FF２０がセツトされ、その出力Ｑは
“１”となる。従つて、ANDゲート１９は再び導
通状態となり、システムクロツク回路１８に分周
出力φ１が印加されるので、CPU９の動作が再
開される。ランプ１５の点灯時に流れるラツシユ
電流は１ｍsec以下であるので、点灯直後から２
〜３ｍsec経過したときには、電源電圧はCPU９
が誤動作しない程度の電圧に上昇しているのであ
る。
スイツチ１１が開成された場合は、ランプ消灯
パルスが出力され、FF１４がリセツトされ、ト
ランジスタ１６がオフ状態となり、ランプ１５が
消灯される。
パルスが出力され、FF１４がリセツトされ、ト
ランジスタ１６がオフ状態となり、ランプ１５が
消灯される。
上述の如く、本発明によれば、ランプ点灯直後
から一定時間、システムクロツクを止め、CPU
の動作を停止させることにより、ランプ点灯時の
ラツシユ電流による電源電圧の低下でCPU９が
誤動作することを防止できるものである。
から一定時間、システムクロツクを止め、CPU
の動作を停止させることにより、ランプ点灯時の
ラツシユ電流による電源電圧の低下でCPU９が
誤動作することを防止できるものである。
第１図は従来例を示すブロツク図、第２図は電
流と電源電圧の関係を示す特性図、第３図は本発
明の実施例を示すブロツク図、第４図は動作を示
すフロー図である。 ７……発振回路、８……分周回路、９……
CPU、１０……時計手段、１１……スイツチ、
１２……ランプ制御手段、１３……カウンタ制御
手段、１５……ランプ、１６……トランジスタ、
１４，２０……FF、１７……カウンタ、１８…
…システムクロツク回路、１９……ANDゲー
ト。
流と電源電圧の関係を示す特性図、第３図は本発
明の実施例を示すブロツク図、第４図は動作を示
すフロー図である。 ７……発振回路、８……分周回路、９……
CPU、１０……時計手段、１１……スイツチ、
１２……ランプ制御手段、１３……カウンタ制御
手段、１５……ランプ、１６……トランジスタ、
１４，２０……FF、１７……カウンタ、１８…
…システムクロツク回路、１９……ANDゲー
ト。
Claims (1)
- １ 基準信号を発生する発振器、該発振器の基準
信号を所定の周波数に分周する分周回路、該分周
回路の所定分周信号に基いて計時動作を行う時計
手段と外部スイツチの開閉を検出して外部に接続
されたランプの点滅を制御するランプ制御手段
が、プログラムによつて構成されたCPU（セン
トラル・プロセツシング・ユニツト）、前記分周
回路の分周出力を入力して、前記CPUの動作を
行わしめるタイミング信号を発生するシステムク
ロツク回路とを備えたCPU方式電子時計に於い
て、前記CPU内に構成され、前記ランプ制御手
段の指示によつて動作するカウンタ制御手段と、
該カウンタ制御手段によつて制御され、前記分周
回路の分周出力を計数するカウンタと、該カウン
タの出力、及び、前記ランプ制御手段から出力さ
れるランプ点灯パルスでセツト、及び、リセツト
されるフリツプフロツプ（FF）と、該フリツプ
フロツプの出力が印加され、前記分周回路とシス
テムクロツク回路との間に介在されるゲート回路
とを設け、前記ランプ点灯パルスの発生後から前
記カウンタの出力発生時まで、前記フリツプフロ
ツプを所定状態にすることにより、前記システム
クロツク回路の動作を停止させることを特徴とす
るCPU方式電子時計。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57128405A JPS5918478A (ja) | 1982-07-22 | 1982-07-22 | Ｃｐｕ方式電子時計 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57128405A JPS5918478A (ja) | 1982-07-22 | 1982-07-22 | Ｃｐｕ方式電子時計 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5918478A JPS5918478A (ja) | 1984-01-30 |
| JPS6249595B2 true JPS6249595B2 (ja) | 1987-10-20 |
Family
ID=14983970
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57128405A Granted JPS5918478A (ja) | 1982-07-22 | 1982-07-22 | Ｃｐｕ方式電子時計 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5918478A (ja) |
-
1982
- 1982-07-22 JP JP57128405A patent/JPS5918478A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5918478A (ja) | 1984-01-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4615625A (en) | Analog electronic timepiece | |
| JPS6242418B2 (ja) | ||
| US4370066A (en) | Correction signal input system for electronic timepiece | |
| US3745760A (en) | Electronic switch for timepieces | |
| JPH0128408B2 (ja) | ||
| JPS6041746B2 (ja) | 電子時計 | |
| JPS5918478A (ja) | Ｃｐｕ方式電子時計 | |
| JPH0334111B2 (ja) | ||
| JPS6013205B2 (ja) | 電源供給方式 | |
| US4242748A (en) | Electric alarm clock | |
| JPS634675B2 (ja) | ||
| JPS6135565B2 (ja) | ||
| JPS607381A (ja) | 電子時計の節電機能 | |
| JPH0426127B2 (ja) | ||
| US4247932A (en) | Electronic timepiece | |
| JPS5918395Y2 (ja) | 電池寿命警告表示付時計 | |
| JPS5831111Y2 (ja) | 電池寿命警告表示付時計 | |
| JPS6024490A (ja) | 電子時計用回路 | |
| JPS5922191B2 (ja) | 電子時計 | |
| JPS5928392Y2 (ja) | 電池寿命警告表示付時計 | |
| JPS6120828B2 (ja) | ||
| JPS60105026A (ja) | マイクロコンピユ−タ | |
| JPS6137585B2 (ja) | ||
| JPS59228186A (ja) | 電子時計 | |
| JPH0352087B2 (ja) |