JPS6249733B2 - - Google Patents
Info
- Publication number
- JPS6249733B2 JPS6249733B2 JP57127227A JP12722782A JPS6249733B2 JP S6249733 B2 JPS6249733 B2 JP S6249733B2 JP 57127227 A JP57127227 A JP 57127227A JP 12722782 A JP12722782 A JP 12722782A JP S6249733 B2 JPS6249733 B2 JP S6249733B2
- Authority
- JP
- Japan
- Prior art keywords
- single crystal
- nitride film
- crystal silicon
- silicon
- silicon substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P90/00—Preparation of wafers not covered by a single main group of this subclass, e.g. wafer reinforcement
- H10P90/19—Preparing inhomogeneous wafers
- H10P90/1904—Preparing vertically inhomogeneous wafers
- H10P90/1906—Preparing SOI wafers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
- H10W10/01—Manufacture or treatment
- H10W10/061—Manufacture or treatment using SOI processes together with lateral isolation, e.g. combinations of SOI and shallow trench isolations
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
- H10W10/10—Isolation regions comprising dielectric materials
- H10W10/181—Semiconductor-on-insulator [SOI] isolation regions, e.g. buried oxide regions of SOI wafers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
- H10W10/01—Manufacture or treatment
- H10W10/011—Manufacture or treatment of isolation regions comprising dielectric materials
- H10W10/012—Manufacture or treatment of isolation regions comprising dielectric materials using local oxidation of silicon [LOCOS]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
- H10W10/10—Isolation regions comprising dielectric materials
- H10W10/13—Isolation regions comprising dielectric materials formed using local oxidation of silicon [LOCOS], e.g. sealed interface localised oxidation [SILO] or side-wall mask isolation [SWAMI]
Landscapes
- Local Oxidation Of Silicon (AREA)
- Element Separation (AREA)
Description
【発明の詳細な説明】
本発明は、誘電体絶縁分離による集積回路用基
板の製造方法に係るもので、特に、絶縁分離領域
となる、単結晶シリコンの島を取り囲むシリコン
酸化物の形成方法に関するものである。
板の製造方法に係るもので、特に、絶縁分離領域
となる、単結晶シリコンの島を取り囲むシリコン
酸化物の形成方法に関するものである。
半導体集積回路における素子の分離の方法には
種々あるが、最も一般的に用いられているものは
PN接合分離である。しかし、近時、誘電体絶縁
分離が、耐圧、容量、スピード、リークなどの特
性の面においてPN接合分離よりも優れているの
で、その利用が考えられている。しかし、この誘
電体絶縁分離においては、工数が多くなること、
歩留が低下すること、などが実用化の上で大きな
問題となつている。
種々あるが、最も一般的に用いられているものは
PN接合分離である。しかし、近時、誘電体絶縁
分離が、耐圧、容量、スピード、リークなどの特
性の面においてPN接合分離よりも優れているの
で、その利用が考えられている。しかし、この誘
電体絶縁分離においては、工数が多くなること、
歩留が低下すること、などが実用化の上で大きな
問題となつている。
最も多く利用される誘電体絶縁分離技術では、
シリコン基板にＶ字形の溝を形成し、その上に多
結晶シリコンを1200℃近い温度で約400μｍ堆積
させている。このときの熱によつてウエハが反つ
たり、損傷する問題があり、またそのために、シ
リコン基板を研磨したときに単結晶シリコンの島
が設計通りにできず、削り過ぎとなつたり、溝の
底部まで削ることができず完全に分離されなかつ
たりしてしまうことが多い。
シリコン基板にＶ字形の溝を形成し、その上に多
結晶シリコンを1200℃近い温度で約400μｍ堆積
させている。このときの熱によつてウエハが反つ
たり、損傷する問題があり、またそのために、シ
リコン基板を研磨したときに単結晶シリコンの島
が設計通りにできず、削り過ぎとなつたり、溝の
底部まで削ることができず完全に分離されなかつ
たりしてしまうことが多い。
上記のような誘電体絶縁分離技術における問題
を解決する方法についても考えられている。一つ
は、多結晶シリコンを堆積させてもウエハの反り
が小さくなるようにしようとするものである。も
う一つの方法は、溝を形成することなく誘電体の
分離領域を形成しようとするものである。このよ
うな技術については、特開昭53−70777号公報な
どに示されているが、いずれも工数を多く要する
ので、コスト、歩留の点で不利となり、また、誘
電体形成のための酸化が十分に行なわれずに、誘
電体絶縁分離の特性を十分に生かせないなどとい
う問題がある。
を解決する方法についても考えられている。一つ
は、多結晶シリコンを堆積させてもウエハの反り
が小さくなるようにしようとするものである。も
う一つの方法は、溝を形成することなく誘電体の
分離領域を形成しようとするものである。このよ
うな技術については、特開昭53−70777号公報な
どに示されているが、いずれも工数を多く要する
ので、コスト、歩留の点で不利となり、また、誘
電体形成のための酸化が十分に行なわれずに、誘
電体絶縁分離の特性を十分に生かせないなどとい
う問題がある。
本発明は、上記のような問題を解決して、極め
て少ない工数によつて、信頼性が高く、特性の優
れた誘電体絶縁分離による集積回路用基板の得ら
れる製造方法を提供することを目的とする。
て少ない工数によつて、信頼性が高く、特性の優
れた誘電体絶縁分離による集積回路用基板の得ら
れる製造方法を提供することを目的とする。
本発明による集積回路用基板の製造方法におい
ては、単結晶シリコンを部分的に酸化することに
よつて上記の目的を達成するものであり、更に、
単結晶シリコンと多結晶シリコンとの間に酸化膜
と窒化膜の層を形成することによつて、酸化膜や
多結晶シリコンを侵すことなく、しかも、素子間
の容量を小さくするとともに熱膨張係数の差を緩
和するものである。
ては、単結晶シリコンを部分的に酸化することに
よつて上記の目的を達成するものであり、更に、
単結晶シリコンと多結晶シリコンとの間に酸化膜
と窒化膜の層を形成することによつて、酸化膜や
多結晶シリコンを侵すことなく、しかも、素子間
の容量を小さくするとともに熱膨張係数の差を緩
和するものである。
以下、図面に従つて、本発明の実施例につき説
明する。同図Ａ−Ｆは本発明の実施例を示す正面
断面図である。
明する。同図Ａ−Ｆは本発明の実施例を示す正面
断面図である。
Ｎ型単結晶シリコン基板１０の一表面に窒化シ
リコン（Si3N4）の膜１１を約200〜2000Åの厚み
で形成する(A)。
リコン（Si3N4）の膜１１を約200〜2000Åの厚み
で形成する(A)。
Si3N4の膜１１の上に二酸化シリコンSiO2の膜
１２を4000〜8000Åの厚みで形成する(B)。これら
の窒化膜１１と酸化膜１２は誘電体として素子を
分離するために用いられるものである。窒化膜、
酸化膜は通常気相成長によつて形成される。
１２を4000〜8000Åの厚みで形成する(B)。これら
の窒化膜１１と酸化膜１２は誘電体として素子を
分離するために用いられるものである。窒化膜、
酸化膜は通常気相成長によつて形成される。
SiO2の膜１２の表面にシリコンを気相成長さ
せると、多結晶シリコン１３が形成される。多結
晶シリコン１３はシリコンウエハを支持するのに
十分な厚み、例えば３インチウエハの場合には約
400μｍとなるように形成される(C)。
せると、多結晶シリコン１３が形成される。多結
晶シリコン１３はシリコンウエハを支持するのに
十分な厚み、例えば３インチウエハの場合には約
400μｍとなるように形成される(C)。
単結晶シリコン基板１０を裏面から研磨して集
積回路素子を形成するのに適した厚みとする。通
常は５〜50μｍ以内とする。研磨した面に窒化シ
リコン（Si3N4）の膜１４を形成し、分離領域とな
る部分のみをエツチングによつて除去する(D)。こ
の窒化膜１４は分離領域の形成のためのマスクと
なるもので、分離領域の面積よりも小さい面積の
単結晶シリコン１０が露出するように形成してお
くとよい。
積回路素子を形成するのに適した厚みとする。通
常は５〜50μｍ以内とする。研磨した面に窒化シ
リコン（Si3N4）の膜１４を形成し、分離領域とな
る部分のみをエツチングによつて除去する(D)。こ
の窒化膜１４は分離領域の形成のためのマスクと
なるもので、分離領域の面積よりも小さい面積の
単結晶シリコン１０が露出するように形成してお
くとよい。
次に、窒化膜１４をマスクとしてＰ型の不純物
を単結晶シリコン１０に注入または拡散によつ
て、表面から窒化膜１１に達するＰ型の領域を形
成する(E)。この場合、Ｐ型の領域は単結晶シリコ
ンの両面から拡散させるようにしても良い。但
し、他の手段を併せて用いればこのＰ型不純物は
必ずしも注入又は拡散せずにＮ型のままで次の工
程に進んでも良い。
を単結晶シリコン１０に注入または拡散によつ
て、表面から窒化膜１１に達するＰ型の領域を形
成する(E)。この場合、Ｐ型の領域は単結晶シリコ
ンの両面から拡散させるようにしても良い。但
し、他の手段を併せて用いればこのＰ型不純物は
必ずしも注入又は拡散せずにＮ型のままで次の工
程に進んでも良い。
単結晶シリコン基板１０の表面に窒化膜１４が
部分的に形成された状態において単結晶シリコン
基板１０をフツ化水素（HF）中で陽極化成す
る。この陽極化成によつて、露出した単結晶シリ
コンとその下側の部分は多孔質シリコンとなる。
この場合に、Ｐ型の領域が形成されていると陽極
化成が容易となる。多孔質シリコンは、表面から
反対側の窒化膜１１まで達するようにして形成し
ておく。
部分的に形成された状態において単結晶シリコン
基板１０をフツ化水素（HF）中で陽極化成す
る。この陽極化成によつて、露出した単結晶シリ
コンとその下側の部分は多孔質シリコンとなる。
この場合に、Ｐ型の領域が形成されていると陽極
化成が容易となる。多孔質シリコンは、表面から
反対側の窒化膜１１まで達するようにして形成し
ておく。
多孔質シリコンは酸化されやすい性質を有して
いるので、多孔質シリコンが形成されたウエハを
酸化すると、多孔質シリコンの部分は酸化が進み
シリコン酸化物１５に変化する(F)。このシリコン
酸化物１５は、多孔質シリコンに対応する部分
に、ほゞ同じ面積で形成される。初めに形成され
た酸化膜１２とシリコン酸化物１５とによつて囲
まれて絶縁されて分離された単結晶シリコンの島
１０が形成される。
いるので、多孔質シリコンが形成されたウエハを
酸化すると、多孔質シリコンの部分は酸化が進み
シリコン酸化物１５に変化する(F)。このシリコン
酸化物１５は、多孔質シリコンに対応する部分
に、ほゞ同じ面積で形成される。初めに形成され
た酸化膜１２とシリコン酸化物１５とによつて囲
まれて絶縁されて分離された単結晶シリコンの島
１０が形成される。
最後に、窒化膜１４を除去して集積回路用基板
が形成される。
が形成される。
上記のように、本発明による集積回路用基板の
製造方法においては、予め形成しておいた酸化膜
と窒化膜の層と多孔質シリコンを酸化してできる
シリコン酸化物とによつて単結晶シリコンの島が
誘電体層によつて絶縁分離されるように形成され
る。したがつて、多孔質シリコンの形成は、窒化
シリコン膜の窓の部分から酸化膜上に形成された
窒化膜に達する範囲のみにおいて形成すれば良
く、従来のように単結晶シリコンの島の下側まで
多孔質化したり酸化したりする必要はない。
製造方法においては、予め形成しておいた酸化膜
と窒化膜の層と多孔質シリコンを酸化してできる
シリコン酸化物とによつて単結晶シリコンの島が
誘電体層によつて絶縁分離されるように形成され
る。したがつて、多孔質シリコンの形成は、窒化
シリコン膜の窓の部分から酸化膜上に形成された
窒化膜に達する範囲のみにおいて形成すれば良
く、従来のように単結晶シリコンの島の下側まで
多孔質化したり酸化したりする必要はない。
また、酸化膜と単結晶シリコンの間に窒化膜が
形成されているので、陽極化成の際に酸化膜ある
いは多結晶シリコンが侵されることがなく、必要
な範囲のみが陽極化成されて多孔質シリコンとな
る。
形成されているので、陽極化成の際に酸化膜ある
いは多結晶シリコンが侵されることがなく、必要
な範囲のみが陽極化成されて多孔質シリコンとな
る。
前述したが、窒化シリコン膜に形成する窓の大
きさは、多孔質化する領域の面積よりも小さく形
成しておく、これは、Ｐ型領域の形成のときや、
陽極化成による多孔質化の際に、横方向にも広が
りを持つためである。
きさは、多孔質化する領域の面積よりも小さく形
成しておく、これは、Ｐ型領域の形成のときや、
陽極化成による多孔質化の際に、横方向にも広が
りを持つためである。
本発明による集積回路用基板の製造方法によれ
ば、基板に溝を形成する必要がないので、基板の
反り、損傷の生じるおそれが少なくなる。また、
たとえ基板に反りが生じても、基板の最も深い部
分が陽極化成されるように時間を調整することに
よつて、確実に多孔質化でき、また、それによつ
て酸化物の形成が可能となる。従つて、基板の反
りによつて絶縁分離層が表面まで形成されないと
いつた従来の問題は解決される。そのため、製造
工程における歩留は大幅に向上する。
ば、基板に溝を形成する必要がないので、基板の
反り、損傷の生じるおそれが少なくなる。また、
たとえ基板に反りが生じても、基板の最も深い部
分が陽極化成されるように時間を調整することに
よつて、確実に多孔質化でき、また、それによつ
て酸化物の形成が可能となる。従つて、基板の反
りによつて絶縁分離層が表面まで形成されないと
いつた従来の問題は解決される。そのため、製造
工程における歩留は大幅に向上する。
更に、窒化膜によつて不要な陽極化成や侵食を
防止できるので、素子の信頼性を高めることがで
きる利点もある。窒化膜と酸化膜を併せて用いる
ので容量が直列に接続されることになり容量を減
少させる点、熱膨張係数の差を緩和できる点など
においても有利である。
防止できるので、素子の信頼性を高めることがで
きる利点もある。窒化膜と酸化膜を併せて用いる
ので容量が直列に接続されることになり容量を減
少させる点、熱膨張係数の差を緩和できる点など
においても有利である。
なお、本発明によれば、Ｖ字形の溝を形成する
必要がないので、基板の結晶面方位が制約される
ことがなく、あらゆる結晶面を利用して素子を形
成できる。また、誘電体分離用基板材料として品
種に関係なく前述のＣ工程まで終了して在庫出来
るので工程日数の短縮や数量の管理等で製造上有
利となる。
必要がないので、基板の結晶面方位が制約される
ことがなく、あらゆる結晶面を利用して素子を形
成できる。また、誘電体分離用基板材料として品
種に関係なく前述のＣ工程まで終了して在庫出来
るので工程日数の短縮や数量の管理等で製造上有
利となる。
第１図Ａ−Ｆは本発明の実施例の正面断面図を
示す。 １１……窒化膜、１２……酸化膜、１４……窒
化膜。
示す。 １１……窒化膜、１２……酸化膜、１４……窒
化膜。
Claims (1)
- 【特許請求の範囲】 １ 単結晶シリコン基板の一表面にシリコン窒化
膜を形成し、該シリコン窒化膜上にシリコン酸化
膜を形成し、該シリコン酸化膜表面に多結晶シリ
コン層を形成し、該単結晶シリコン基板を裏面か
ら研磨して所定の厚さとし、該研磨された単結晶
シリコン基板の表面の一部を窒化膜で覆い、該窒
化膜をマスクとしてフツ化水素中で該単結晶シリ
コンを陽極化成して部分的に多孔質化し、該多孔
質化したシリコンを酸化することによつて、シリ
コン酸化物によつて囲まれた絶縁分離された複数
の単結晶シリコンの島を形成することを特徴とす
る集積回路用基板の製造方法。 ２ 該単結晶シリコン基板がＮ型の導電型であ
り、該研磨された単結晶シリコン基板の表面の一
部を窒化膜で覆つた後に該窒化膜をマスクとして
Ｐ型の導電型の領域を該単結晶シリコン基板に形
成し、該窒化膜をマスクとしてフツ化水素中で該
単結晶シリコン基板のＰ型の領域を陽極化成して
部分的に多孔質化することを特徴とする特許請求
の範囲第１項記載の集積回路用基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57127227A JPS5918657A (ja) | 1982-07-21 | 1982-07-21 | 集積回路用基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57127227A JPS5918657A (ja) | 1982-07-21 | 1982-07-21 | 集積回路用基板の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5918657A JPS5918657A (ja) | 1984-01-31 |
| JPS6249733B2 true JPS6249733B2 (ja) | 1987-10-21 |
Family
ID=14954873
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57127227A Granted JPS5918657A (ja) | 1982-07-21 | 1982-07-21 | 集積回路用基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5918657A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE69331816T2 (de) * | 1992-01-31 | 2002-08-29 | Canon K.K., Tokio/Tokyo | Verfahren zur Herstellung eines Halbleitersubstrats |
-
1982
- 1982-07-21 JP JP57127227A patent/JPS5918657A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5918657A (ja) | 1984-01-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4963505A (en) | Semiconductor device and method of manufacturing same | |
| US5138422A (en) | Semiconductor device which includes multiple isolated semiconductor segments on one chip | |
| US5442223A (en) | Semiconductor device with stress relief | |
| EP0299062B1 (en) | Process for producing thin single crystal silicon islands on insulator | |
| US4053349A (en) | Method for forming a narrow gap | |
| US3411200A (en) | Fabrication of semiconductor integrated circuits | |
| US6046477A (en) | Dense SOI programmable logic array structure | |
| JPS6249733B2 (ja) | ||
| US3974006A (en) | Method of obtaining high temperature resistant assemblies comprising isolated silicon islands bonded to a substrate | |
| JPS6244414B2 (ja) | ||
| JP2750163B2 (ja) | 誘電体分離型半導体装置の製造方法 | |
| JPS6244411B2 (ja) | ||
| JPS6244415B2 (ja) | ||
| JPS6244413B2 (ja) | ||
| JPS6244412B2 (ja) | ||
| JPH01112746A (ja) | 半導体装置 | |
| JPH03229443A (ja) | 半導体装置 | |
| JPS5939044A (ja) | 絶縁分離集積回路用基板の製造方法 | |
| JP3102197B2 (ja) | ウエハの誘電体分離方法 | |
| JPS59178747A (ja) | 半導体装置の製法 | |
| JPS63288042A (ja) | 半導体素子製造方法 | |
| JPH07142564A (ja) | 半導体装置の製造方法 | |
| JPH0212854A (ja) | 誘電体分離型半導体集積回路基板の製造方法 | |
| JPS5939045A (ja) | 絶縁分離集積回路用基板の製造方法 | |
| JPH0420266B2 (ja) |