JPS6250905B2 - - Google Patents

Description

【発明の詳細な説明】 本発明はビデオ・デイスク・システムに用いら
れている、周波数変調波が、デイスク上のごみ、
よごれによつてビデオ・デイスクを再生した場合
に発生する周波数変調波（FM波）の欠落を検出
する搬送波検出回路に関するものである。

まず第１図を用いて、周波数変調波を検出する
フエイズロツクド・ループ（PLL）検波システム
について説明する。信号の周波数変調波は中間周
波増幅器１で増幅され、他方、信号波近傍の周波
数で発振している、電圧制御発振器２を設け、こ
の電圧制御発振器２の出力を、位相比較器３の一
方の入力端子に印加し、他方の入力端子には、中
間周波数増幅器１の出力信号を印加して位相比較
を行う。この位相比較器３の出力には電圧制御発
振器２と信号の位相差に比例した出力信号が発生
するが、同時に高調波成分を含むので、低域炉波
器４を設けて、高調波を除去する。この低域炉波
器４を経た信号は電圧制御発振器２の制御信号と
なると共に、周波数変調波の復調信号となる。

このフエーズ・ロツクド・ループに於て、入力
信号と電圧制御発振器２の発振周波数との位相関
係は90゜であり、この90゜の位相関係がずれる入
力信号が入つた場合には、入力と発振器の位相差
に応じた位相比較器３に出力が発生し電圧制御発
振器２の発振周波数が変化して、その変化した発
振周波数にフエイズ・ロツクド・ループが追従す
る。

本発明の目的は周波数変調波の欠点を検出でき
る信号レベル検出回路を得ることにある。

本発明によれば、周波数変調入力信号を増幅す
る増幅器と、周波数変調波の搬送波周波数の近傍
の周波数で発振する電圧制御発振器と、増幅器の
出力信号が第１の入力に加えられる第１の位相比
較器と、電圧制御発振器の出力を第１の位相比較
器の第２の入力に加える手段と、第１の位相比較
器の出力を低域炉波器を介して電圧制御発振器に
発振周波数を制御するように加える手段と、電圧
制御発振器の２出力の少くとも一方に接続され、
周波数変調入力信号との位相関係が０又はπラジ
ランの信号に変換する移相器と、移相器の出力と
増幅器の出力との位相比較を行う第２の位相比較
器とを備え、第２の位相比較器の出力を信号レベ
ル検出出力とする信号レベル検出回路を得る。

次に、前述したフエイズ・ロツクド・ループ技
術を用い、FM波の欠落を検出する本発明につい
て第２図を用いて説明する。

第１図の説明と重復する部分は同符号を付して
いる。復調信号を得る為の位相比較器１とは別に
第２の位相比較器５を設け、、第２の位相比較器
５一方の入力には、中間周波増幅器１の出力を印
加する。又、第２の位相比較器５の入力には、電
圧制御発振器２の互いに位相の逆な２つの出力の
各々に移相器６，７を通過させた信号を印加す
る。これら移相器６，７は入力FM信号の搬送波
周波数ｃに対し1/4ｃ又は3/4ｃ遅れ、又は
進み位相を持たせるものである。入力FM信号に
対1/4ｃ又は3/4ｃの周波数関係は、復調系の
フエイズ・ロツクト・ループで電圧制御発振器２
の出力が入力信号に対し90゜ずれているのに加え
られるので、第２の位相比較器５の２つの入力間
の位相は０ラジアン又はπラジアンとなる。この
為、第２の位相比較器５は、いわゆる同期検波器
として働くので、第２の位相器５の入力レベルに
応じた出力を出力端子８，９に得る。

ビデオ・デイスク・システムに於ては、デイス
上のゴミ、よごれにより周波数変調波が非常に短
い時間、即ち数ナノ秒から数百ナノ秒間欠落する
現象が生ずる。この欠落が生じた間は、前述の第
２の位相比較器５の入力信号も零となる為、出力
端子８，９には端子間には電圧が発生しない。逆
に正規の入力信号がある場合第２の位相比較器５
の出力端子８，９間には電圧が発生する。この出
力端子８，９の差電圧の有無によつて入力信号の
有無が検出できる。

本発明の具体的一例を第３図を用いて説明す
る。中間周波増幅器１は、トランジスタ１１，１
２，１３，１４，１５，１６、抵抗１７，１８，
１９，２０，２１，２２、第１の定電流源２３か
らなる第１の差動増幅段と、トランジスタ２４，
２５，２６，２７，２８，２９、抵抗３０，３
１，３２，３３，３４，３５，３６，３７、第２
の定電流源３８からなる第２の差動増幅段とを従
縦接続しこれらの差動増幅段には、トランジスタ
３９，４０，抵抗４１，４２，４３、ツエナーダ
イオード４４でバイアスを与え、コンデンサ４
５，４６、でバイパスしている入力信号４７はカ
ツプリング・コンデンサー４８および入力信号バ
イアス抵抗４９を介して、中間周波増幅段１に供
給される。中間周波増幅段１の出力端子は５０，
５１でありこの出力端子５０，５１の出力は、第
１の位相比較器３の一方の入力端子５２，５３、
及び第２の位相比較器５の一方の入力端子５４，
５５に印加される。

第１の位相比較器３はトランジスタ６０，６
１，６２，６３，６４，６５を双差動接続とな
し、定電流源６６で駆動される。トランジスタ６
４，６５の各ベース端子は、第１の位相比較器３
の一方の入力端子５２，５３となる。トランジス
タ６１，６２及び６０，６３のベースは各々共通
接続として、第１の位相比較器３の他方の入力端
子６７，６８、となる。前述の双差動接続トラン
ジスタ６０，６１，６２，６３、のコレクタは、
トランジスタ５６，５７及び５８，５９で反転さ
れ抵抗６９，７０，７２，７３、トランジスタ７
１，７４のバツフア回路を通る。トランジスタ５
６，５９のコレクタは、第１の位相比較器３の低
域炉波器４が接続される低域炉波器接続端子７
５，７６である。低域炉波器４は抵抗７７，７
８、コンデンサー７９，８０を従属接続し、各々
接地ライン２００と低域炉波器端子７５，７６間
に接続する。トランジスタ７４のエミツタは、第
１の位相比較器３の出力端子８１として、復調出
力となると同時に、トランジスタ７１のエミツタ
と共に電圧制御発振器２の制御信号出力端子８
２，８３となる。

電圧制御発振器２はトランジスタ８４，８５，
８６，８７，８８，８９，９０，９１，９２抵抗
抗９３，９４、発振振幅クランプ用ダイオード、
９５，９６定電流源９８，９９，１００，１０１
からなり発振タイミング端子１０２，１０３に発
振タイミングコンデンサー１０４と電圧制御自走
周波数を設定する可変コンデンサ１０５のコンデ
ンサーに充放電電流を供給することで発振するエ
ミツタ結合マルチ・バイブレータ方式で発振す
る。トランジスタ８８，９１のエミツタは各々電
圧制御発振器２の出力端子１０６，１０７とな
り、第１の位相比較器３の他方入力６７，６８に
電圧制御発振器２の出力を供給する。

抵抗１０８、ダイオード１０９、ツエナーダイ
オード１１０は電圧制御発振器２のバイアス電位
を与えるものである。第２の位相比較器５はトラ
ンジスタ１１１，１１２，１１３，１１４，１１
５，１１６を双差動接続とし、トランジスタ、１
１５，１１６のエミツタには定電流源１１７を接
続し、トランジスタ１１１，１１３及び１１２，
１１４のコレクタには各々負荷抵抗１１８，１１
９を接続し、第２の位相比較器５の２つの出力端
子８，９とする。トランジスタ１１１，１１４お
よび１１２，１１３のベースは、第２の位相比較
器５の他の入力端子１２０，１２１とする。この
入力端子１２０には、電圧制御発振器２の出力端
子１０６から抵抗１２２，１２３、コンデンサ１
２４，１２５で構成される。第１の移相器６を通
して発振振幅が供給される。同様に入力端子１２
１には、電圧制御発振器２の出力端子１０７よ
り、抵抗１２６，１２７コンデンサー１２８，１
２９からなる第２の移相器７を通して発振振幅が
供給される。第２の位相比較器５の出力端子８，
９はトランジスタ１２２，１２３、定電流源１２
４から成る差動増幅器でトランジスタ１２３のコ
レクタには、抵抗１２５を接続して、搬送波検出
端子２０５とし、ここに第２の位相検波器５の高
調波成分をバイパスする為のコンデンサー１２６
を接続して搬送波検出を行う。電源端子２０１
は、本端子と接地ライン２００との間に電源電圧
を印加する端子である。

入力信号が、静電容量方式のビデオ・デイスク
信号の場合搬送波数ｃは5.3MHzである。従つ
て移相器６，７は全く同じ抵抗、コンデンサー値
が採用でき、位相器６の場合、抵抗１２２，１２
３の抵抗値をR₁，R₂及びコンデンサー１２４，
１２５のコンデンサー値をC₁，C₂とするとｃ
＝5.3MHzの周期Tiは(1)式で与えられる。

T₁＝１／ｃ ……(1) 逆に、R₁×C₁及びR₂×C₂積を各々T₂，T₃とす
ると、T₂とT₃の遅延時間和がT₁／４又は3.T₁／
４と選ぶことで良い。

遅延時間がT₁／４かつR₁＝R₂、C₁＝C₂の場合
でコンデンサC₁＝C₂の値を求める。

まず、C₁＝C₂、R₁＝R₂よりT₂＝T₃となる。

２×T₂＝T₁×1/4 ……(2) C₁（＝C₂）＝１／８・１／ｃ／R₁ ……(3) (3)式にR₁＝10KΩ、ｃ＝5.3MHzを代入する
と C₁（＝C₂）＝2.35PF ……(4) (4)式よりC₁のコンデンサー値は、本実施例の
如く遅延時間T₁／４の場合、かつまた、遅延時
間3T₁／４の場合でも集積回路内部に作成可能な
値である。

本具体例を集積回路化する場合、集積回路外部
端子としては、中間周波増幅段１の信号入力端子
２０２、バイパス端子２０３，２０４、低域炉波
端子７５，７６、復調出力端子８１、電圧制御発
振タイミング端子１０２，１０３、搬送波検出端
子２０５と電源端子２０１、接地ライン２００の
極めて少い外部端子で構成可能である。

本具体例に於て、中間周波増幅器１への入力信
号をVi、復調出力端子に表われる復調出力Ｖ_ODE
Ｔ、搬送波検出端子の出力電圧Ｖ_Oとするとこの
Vi対Ｖ_O、Ｖ_ODETの特性例を第４図に示す。又、
入力搬送波周波数ｃと搬送波検出端子の出力電
圧Ｖ_Oの特性を第５図に示す。

第４図、第５図より本発明による搬送波検出
は、入力搬送波入力レベルによつて作動すると共
に搬送波周波数に対しても電圧制御発振器２の自
走周波数付近で搬送波検出感度が高く、自走周波
数から遠のくに従つて搬送波検出感度が低下する
軌跡をえがく特性を持つ。

又、搬送波検出回路の搬送波検出速度は、第２
の位相比較器５の出力に設けられている差動増幅
出力抵抗１２５をR₃とし、外部接続コンデンサ
ー１２６の値をC₃としたなら(5)式で決定され
る。

T₅＝R₃×C₃ ……(5) 従つてT₅は、搬送波；ｃの２次高調波２×
ｃの逆数に設定すれば良いので ｃ＝5.3MHzの場合 T₅＝１／（２×5.3MHz） ＝94nsec で、高速の搬送波検出が行える。

別の実施例として、移相器として、抵抗、コン
デンサー、１段の移相器でも良く、又、移相器と
して、片側だけ１個の移相器でも構成可能であ
る。

【図面の簡単な説明】

第１図はフエイズ・ロツクド・ループを説明す
るブロツク図である。第２図は、本発明の一実施
例による原理を示すブロツク図、第３図は、本発
明の一具体例を示す回路図であり、第４図、第５
図は第３図の一具体例による特性図である。 中間周波増幅器……１、電圧制御発振器……
２、位相比較器……３，５、低域炉波器……４、
移相器……６，７、トランジスタ……１１，１
２，１３，１４，１５，１６，２４，２５，２
６，２７，２８，２９，３９，４０，５６，５
７，５８，５９，６０，６１，６２，６３，６
４，６５，７１，７４，８４，８５，８６，８
７，８８，８９，９０，９１，９２，１１１，１
１２，１１３，１１４，１１５，１１６，１２
２，１２３、ダイオード……４４，９５，９６，
１０９，１１０、抵抗……１７，１８，１９，２
０，２１，２２，３０，３１，３２，３３，３
４，３５，３６，３７，４１，４２，４３，４
９，６９，７０，７２，７３，７７，７９，９
４，９３，１０８，１１８，１１９，１２２，１
２３，１２６，１２７、コンデンサー……４５，
４６，４８，７８，８０，１０４，１０５，１２
５，１２４，１２８，１２９、定電流源……２
３，３８，６６，９７，９８，９９，１００，１
０１，１１７，１２４、端子……８，９，５０，
５１，５２，５３，５４，５５，６７，６８，７
５，７６，８１，８２，８３，１０２，１０３，
１０６，１０７，１２０，１２１，２０２，２０
３，２０４，２０５、入力信号……４７、電源ラ
イン……２０１、接地ライン……２００。

Claims (1)

【特許請求の範囲】
1. １ 搬送波周波数がデータに応じて変調された入
   力信号を一方の入力端子に受ける第１の位相比較
   器と、前記搬送波周波数の近傍の周波数で自走発
   振し発振信号が前記第１の位相比較器の他方の入
   力端子に供給される電圧制御発振器と、前記第１
   の位相比較器の出力信号に応答して前記電圧制御
   発振器の発振周波数を制御する手段と、前記電圧
   制御発振器の発振信号を移相し前記入力信号に対
   して０又はπラジアンの位相関係を有する移相信
   号を発生する手段と、前記移相信号を一方の入力
   端子に前記入力信号を他方の入力端子にそれぞれ
   受け前記入力信号を前記移相信号で同期検波する
   第２の位相比較器とを備え、前記第２の位相比較
   器の出力によつて前記入力信号の欠落を検出する
   ことを特徴とする信号レベル検出回路。