JPS625464A - デ−タ処理部間のデ−タ転送方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

〔目次〕 概要 産業上の利用分野 従来の技術 発明が解決しようとする問題点 問題点を解決するための手段（第１図）作用 実施例 （ａ）一実施例の全体構成の説明（第２図）ｆｂ）メイ
ンＣＰ１ノと演算ＣＰＵとのデータ転送の説明　　　（
第３図、第４図、第５図）ｆｃ）他の実施例の説明 発明の効果 〔概要〕 データ処理部間でダイレクトメモリアクセス制御によっ
てデータ転送を行うデータ処理部間のデータ転送方式に
おいて、データ処理部間の制御情輻の通知のための一対
の単方向レジスタと、ダイレクトメモリアクセスのため
の両方向レジスタとを設けることによって、各データ処
理部のダイレクトメモリアクセスによってデータ処理部
間のデータ転送を容易にするものである。 〔産業上の利用分野〕 本発明は、データ処理部間でダイレクトメモリアクセス
制御によってデータ転送を行うデータ処理部間のデータ
転送方式に関し、特に細かな制御をしなくても容易にダ
イレクトメモリアクセス制御によってデータ転送しうる
データ転送方式に関する。 一般にデータ処理部は、マイクロプロセッサ等のプロセ
ッサとメモリとを有しているが、近年プロセッサを介在
することなくメモリのアクセスを行うダイレクトメモリ
アクセス回路（以下ＤＭＡＣと称す）が設けられ２外部
装置や接続機器へのデータ転送に利用されている。 一方、データ処理部を複数存するシステムに祉いては、
例えば一方をメインＣＰＵ、他方をサブＣＰＵとして、
処理機能の分散化を行っている。 このようなシステムにおいては、データ処理部（ＣＰ　
Ｕ）間でデータの受は渡しを行うことにより分散制御が
可能となり、前述のプロセッサを介在しないＤＭＡ制御
を用いてデータの転送を行うようにしている。 〔従来の技術〕 従来、係るＤ　Ｍ　Ａ　！Ｉ１１御によってデータ処理
部間のデータ転送を行うには、各々のデータ処理部（Ｃ
ＰＵ）のＤＭＡＣをインターフェイス回路によって接続
し、一方のＣＰＵのＤＭＡＣがメモリを直接アクセスし
てインターフェイス回路を介し相手方のＣＰＵのＤＭＡ
Ｃにデータを転送するようにしている。 例えば、一方のＣＰＵから他方のＣＰＵへ処理依頼する
には、一方のＣＰＵから他方のＣＰ”Ｕへ処理の起動を
発し、次に、両ＣＰＵのＤＭＡＣをセットし、一方のＣ
ＰＵからＤＭＡＣが自己のメモリのデータをインターフ
ェイス回路へ送り、又、他方のＣＰＵではＤＭＡＣがイ
ンターフェイス回路からデータを自己のメモリに格納し
てＣＰＵ間のデータ転送が行われる。他方のＣＰＵは依
頼された処理に従って、自己のメモリ内の転送されたデ
ータの処理を行ない、依鎖処理の終了後、一方のＣＰＵ
へ終了通知を行い、これによって前述と同様に他方のＣ
ＰＵのメモリの処理データがＤＭＡ制御によって一方の
ＣＰＵのメモリへ転送される。 〔発明が解決しようとする問題点〕 しかしながら、従来のＤＭＡを利用したデータ転送方式
においては、全てＤＭＡＣを介してコマンド、ステータ
ス、データのやりとりを行うため、インターフェイス回
路自体が複雑化するという問題があった。又、制御手順
も複雑化し、そのための各プロセッサの負荷が大きくな
るという問題も生じていた。特に処理依銀内容の種類が
複数あり、一方のＣＰＵが他方のＣＰＵへ処理依頼を特
定してデータ転送するには、他方のＣＰＵではその処理
毎のアプリケーションプログラムに係るデータ転送用の
プログラムを設けねばならず、一層手順の複雑化が大と
なり、アプリケーションプログラム自体の作成が複雑と
なるという問題が生じていた。 本発明は、ＤＭＡ転送手順及びインターフェイスの構成
の簡単なデータ処理部間のデータ転送方式を提供するこ
とを目的とする。 〔問題点を解決するための手段〕 第１図は本発明の原理説明図である。 図中、１はメイン（一方の）ｃｐｕであり、マイクロプ
ロセッサ等のＭ　Ｐ　ＩＪ　１０と、メモリ１２とＤＭ
ＡＣＩＩとを有するもの、２はサブ（他方の）ＣＰＵで
あり、ＭＰＵ２０と、メモリ２２とＤＭＡＣ２１とを有
するも（７）　テあり、各）ｒ　Ｍ　Ｐ　［１１０，２
０とメモリ１２．２２とＤ　Ｍ　Ａ　Ｃｉ　１．２１と
が接続されている。 ３０．３１は各々中方向レジスタであり、矢印方向に情
報を転送する機能を持つレジスタであり、中方向し・ジ
スタ３０はＭＰＵｌ０からＭＰＵ２０へのコマンド等の
制御情報の転送のためのもの、。 中方向レジスタ３１はＭ　Ｐ　Ｕ　２０からＭＰ’ＵＩ
Ｏへのステータス等の制御情報の転送のためのもので凌
）す、３２は双方向レジスタであり、各々Ｄ　ＭＡＣＩ
Ｉ、２１に接続され、ｒ）ＭＡＣｌｌ、２１が自己のメ
千り１２．２２との間でＤ　Ｍ　Ａ　ＩＩ　ｍによって
データの転送を行うためのものである。 即ち、本発明では、インターフェイスとして２〕の単方
向レジスタ３０．３１と双方向レジスタ３１）、とが設
けられ、制御情報は中方向Ｉ／レジスタ０．３１を介し
、データは双方向レジスタ３２を介してやりとりされる
。 〔作用〕 本発明では、東方向１／ジスタ３ｏ、３１を設け″で制
御情報をやりとりしこいるので、各ＭＰＵｌ０１２０は
！４１力向１．／ジスタ３０．３１より制御情−報を受
けることによ−、で、制御情報のやりとりが容易ご■つ
Ｍ　ｉ）Ｕ　Ｉ　Ｏ、，２０の負荷が減少する。 −・方、ｆ・−夕は双方向レジスタ３２４介して行って
いるので１、各ＤＭＡＣｌ　１，２１は自己のメモリ１
２．２２　トｐ１７　向ｉ、、−シス９３２　（！ｌ：
　（Ｄ　間０）　Ｄ　ＭＡｉｌｉｌＩ御のみによ１．了
相手側を意識しないでデータ転送できる。 このため制御手順が筒中、化し、且つインターフェイス
も簡略化される。更に、データ転送のルーチンを独立の
ものとすることができる。 〔実施例〕 （δ）一実施例の全体構成の説明 第２図は本発明の〜実施例全体構成図であり、ｐｏｓシ
ステムを例にしたものである。 図中、第１図で示したものと同一のものは同一。記号で
示１−７てあり、ＨＰ　ＩＪは上位装置であり、ベーソ
ナルコンビューク、オフィスコンピュータ等で構成され
る管理用フンピユータであり、ＰＬ１ノはコント・ロー
うであり、上位装置ＨＰＵと後述するターミナルとの間
に設けられ、ターミナルと交信ｊ７てデータの集計等を
行うもの、Ｔ　ｌ　−Ｔ　ｎは：ターミナル（端末装置
）であり、各レジに設げられ２るＰＯＳターミナルで構
成され、キーボード、８Ｙイスブ１／イ４．プリンタ、
バー」−・ドスキャナ等を有し、ているものであり、コ
ントローラＰＬＯに接続、されるものである。 ３は一１位回線すブＣＰ　Ｕであり、上位装置ＨＰＹ、
Ｊに対する１―位回線ζ、７関する制御（電文制御等）
を行・うちのであり、上位回線に接続されるとともにメ
インｃｐｕｉに接続されるもの、４は下位回線サブＣＰ
　Ｕ　’？’あり１、各・Ｑ−ミ３−　ルＴ　ｉ　−□
　Ｅ”　ｎ　（：Ｚ接続され、各ター１−）〜ルＴｌ〜
Ｔｎに対４る下位回線に関づ−る制御（電文制御）を行
うものごある。 従って、コン（・口〜うＰＬＵは、４つのＣＰ　ＩＪｌ
、２．３．４で構成され、メインｃｐｕ　ｉを中心に３
・つのサブＣＰＵ２．３．４が接続され、サブＣＰ　Ｕ
　２は演算専用の演算ＣＰＵとして動作し、サグＣＰＵ
３．４は回線制御用ＣＰ　Ｕとして動作する。 係る一実施例の動作を説明すると、コントローラＰＬＵ
のメインＣＰＵのメモリ１２にば、商品ロー）′と商品
と価格との対応表であるプライス・ルック・アップテー
ブル（以−Ｆ　Ｐ　Ｉ−Ｕテーブルと称す）ＰＴ及び各
ターミナル毎の売」二げ集計ファイルＣＴが設けられて
いる。 商取引に当り、各ターミナルＴ１〜Ｔｎがらスキャナー
又はキ・〜ボー１゛より入力された商品コードは下位回
線クブＣｐ　ＩＪ　４のポーリングに応じて、下位回線
づグＣＰＯ４に受信され、メインｃＰＵ１へ通知される
。 メ・ｆンＣＰＵ　ｌは受信し７た商品コードからＰ　Ｌ
ＩＪテーブルＰＴを参照して対応する商品名及び価格を
求め、下位回線サブＣｌ”　Ｕ　４４−１）知し、下位
回線つブＣｉ）　Ｕ　４はポーリング／セレノティング
によって対応Ｊ“るターミナルＴＩ−・Ｔｎへ送信する
。 ターミナルＴ１〜Ｔｎでは、商品名と価格を受け、合計
金額を算出し、ディスプレイに表示し且つプリンタでレ
シート記入し、レシートを発行する。 一方、メインｃｐｕｉは、集計ファイルＣＴのターミナ
ル別に売上げ金額、商品毎の売上げ金額、個数を商品コ
ード受信毎に更新する。又、上位装置ＨＰＵからの集計
要求に応じて、メインＣＰＵ１は後述する演算ＣＰＵ２
に集計動作させ、集計結果を上位回線サブＣＰＵ３を介
し上位装置ＨＰＵに報告する。 このようにしてＰＯＳシステムにおいては、ＰＬＵテー
ブルＰＴはコントローラＰＬＵ内に一元的に管理され、
各ターミナルＴ１〜Ｔｎが商品コードの入力毎に参照さ
れ且つ、これによってターミナル別の集計が行われる。 このため、価格の変更、取扱い商品の追加、削除等のＰ
ＬＵテーブルＰＴの更新は容易であり、１日の業務の途
中に価格変更する時でも容易に更新ができ、且つ係るＰ
ＬｔＪテーブルＰＴの参照のための交信を利用して集計
もできるという便利なシステムが構築できる。 一方、演算ＣＰＵ２は、集計ファイルＣＴ内０ターミナ
ル毎の売上げ金額の合計演算や、商品毎の合計演算や、
ＰＬＯテーブルの更新等の比較的時間のかかる処理をメ
インＣＰＵＩの依頼に応じて実行する。メインＣＰＵＩ
がターミナルＴ１〜ＴｎのＰＬＵテーブル参照要求を待
たせることなく、集計演算等を行えるようにしている。 Ｃｂ）メインＣＰＵと演算ＣＰＵのデータ転送の説明 第３図は係る演算処理のソフトウェア構成図、第４図は
その処理動作フロー図である。 第３図において、メインＣＰＵＩと演算ＣＰＵ２の機能
はブロックとして示しており、メインＣＰＵＩは演算Ｃ
ＰＵ２に対し、受信キューＳＣＱ。 処理依転部１ａ、動作情報受付部１ｂ、ＤＭＡ制御部Ｉ
Ｃ１１ｄ、送信キューＳＱを機能として有している。 一方、演算ＣＰＵ２は、処理依頼受付部２ａ、依牽頁タ
スク分析・分岐部２ｇ、各タスク２ｔＯ〜２Ｌｎ、動作
情報送出部２ｂ、ＤＭＡ制御部２ｃ、２ｄを機能として
存している。 尚、第１図の単方向レジスタ３０が、メインＣＰＵＩの
処理依頌送出部１ａからのコマンド（処理依頼）を演算
ＣＰＵ２の処理依頼受付部２ａへ転送するためのハード
ウェアであり、単方向レジスタ３１が、演算ＣＰＵ２の
動作情報送出部２ｂからのステータス（通知）をメイン
ＣＰＵＩの動作情報受付部１ｂへ転送するためのハード
ウェアである。 又、双方向レジスタ３２が、メインＣＰＵＩのＤＭＡ制
御部１ｃ、ｌｄ及び演算ＣＰＵ２のＤＭＡ制御部２ｃ、
２ｄによるＤＭＡ制御のデータ転送の仲介を行うハード
ウェアである。 更に、タスク２ｔＯ〜２ｔｎが前述の合計演算等に対応
するものである。 次に、第１図及び第３図のハード及びソフト構成の動作
について第４図の演算処理動作フロー図を用いて説明す
る。 尚、ここでは、第５図の演算処理の一例説明図に示す如
（、メインＣＰＵＩのメモリ１２のファイル１２ａの内
容Ａとファイル１２ｂの内容Ｂを演算ＣＰＵ２のメモリ
２２のエリア２２ａ、２２ｂへＡ’、Ｂ’として転送し
、演算ＣＰＵ２でメモリ２２の内容Ａ′とＢ′の加算を
行い、エリア２２ｂに加算内容Ｂ′を格納し、更にメモ
リ２２のエリア２２ｂの内容Ｂ′をメモリ１２のファイ
／Ｌ／　１２　ｂに転送する例、即ち、ファイル１２ｂ
の更新の例について説明する。 ■先づ、メインＣＰＵＩは前述の如くファイル１２ａ、
１２ｂのデータＡ、Ｂを作成する０例えば、ファイル１
２ａは各商品毎の一定期間の数量と金額として、ファイ
ル１２ｂは各商品毎の全期間の数量と金額である。 従って、メインＣＰＵＩはファイル１２ｂを更新するに
当って、受信キーＳＣＱに処理依頼を登録し、処理依頼
受付部１ａより単方向レジスタ３０を介し演算ＣＰＵ２
の処理依頼受付部２ａに係る処理（タスク）をコマンド
で依頼ぐる６■次に、演算ＣＩ）　ｔＪ　２では、係る
コマンド＋分析・分岐部２ｅで依頼タスクを分析し、対
応するタスク２ｔＯ〜２ｔｎを起動する７ 史に、蛤方向レジスタ３１４介し動作情報送出部２ｂよ
りステータスと１７、てメモリ１２の内容Ａ、Ｂの転送
依頼をメインＣＰＬＪ　ｌの動作情報受４１部ｌｂへ発
する。 ■これによってメインＣＰＵＩでは、ＤＭＡＣ１１をＭ
　Ｐ　Ｕ　Ｉ　ＯがＤＭＡ制御部（機能）ｌ（、によっ
てメモリ１２の内容Ａ、Ｂを双方向レジスタ３２へＤＭ
Ａ転送するように七−／［・シ、−力、演算ＣＰＵ２で
は、ＤＭＡＣ２１をＭＰｔＪ２０がＤＭＡ制御部（機能
）２Ｃによって双方向レジスタ３２の内容をメモリ２２
へＤＭＡ転送するよ・うにセットする。 ■更に、ＭＰＵｌ０はＤＭＡＣＩＩを送信起動し、ＭＰ
Ｕ２０ばＤＭＡＣ２１を受信起動すると２、メモリ１２
の内容がＤＭＡＣＩＩにより１バイトづつ双方向レジス
タ３２にＤＭＡ転送されるとともに、双方向１／ジスタ
３２の内容はＤＭＡＣ２１により１バイトづつメモリ２
２に年名納されていく。 従って、メモリ１２からメモリ２２ヘデータ転送が行わ
れ、メモリ１２のファイル１２ａの内容−八はメモリ２
２のエリア２２ａにＡ′として、ノブイル１２ｂの内容
Ｂはメモリ２２のエリア２〜２ｂに１３　’として格納
される。 このようにしてメインＣＰＵＩから演ｚｃｐｕ２・−・
データ転送が行われる。 ０次（、こ、演算ＣＰ　ＬＪ　２では、ＭＰＵ２０が指
示されたタスクを実行し、メモリ２２の内容Ａ′、Ｂ′
の演算処理を行う。 第５図の例では、Ａ’＋Ｂ’をＢ′として格納する演算
処理を行う。 ■このように１５で、全ての指示された演算が終了し演
算結果がメモリ２２のエリア２２ｂに格納されると、Ｍ
　Ｐ　ＩＪ　２０は動作情報送出部２ｂよりステータス
と−で、４演算結果の転送依願を単方向レジスタ３１よ
りメインＣＰＵＩ　　（ＭＰＵＩＯ）の動作情報受４１
部ｌｂへ転送する。 ■これによってメインｃｐｕｉでは、ＤＭＡＣ１１をＭ
　Ｐ　ＩＪ　１０がＤＭＡ制御部（機能）ｌｄによって
双方向レジスタ３２の内容をメモリ１２（のファイル１
２ｂ）−＼ＤＭＡ転送するように七ノｌ−Ｌ、一方、演
算ＣＰＵ２では、ＤＭＡＣ２１をＭＰＵ２０がＤＭＡ制
御部（機能）２ｄによってメモリ２２（のエリア２２ｂ
）の内容を双方向レジスタ３２へＤＭＡ転送するように
セットする。 ■更に、Ｍ　Ｐ　［Ｊ　１０はＤＭＡＣＩＩを受信起動
１．２、ＭＰＵ２０はＤＭＡＣ：２１を送信起動すると
、メモリ２２　（のファイル２２ｂ）の内容がＤＭＡＣ
２１により１バイトづつ双方向レジスタ３２にＤＭＡ転
送されるとともに、双方向Ｉ／レジスタ２の内容はＤＭ
ＡＣＩＩにより１バイトづつメモリ１２に格納されてい
く。 （ｉ

【、って、メモリ２２からメモリ１２へ演算結果の
デ′−タ転送が行われ、メモリ２２のエリア２２１）の
内容Ｂ　′はメモリ１２のファイル１２１】にＢとして
格納されるゆ このようにして演算ＣＰＵ２からメインＣＰ　Ｕ１ヘデ
ータ転送が行われる。 ■最後に、演算ＣＰＵ２はそのＭＰＵ２０が動作情報送
出部２ｂより単方向レジスタ３１を介しステータスとし
て演算終了をメインＣＰＵＩのＭＰ　（、、Ｊ　１０の
動作情報受４１部ｌｂを発することにより１、メインＣ
ＰＵＩへ演算終了を認識させ、係るメモリ１２のファイ
ル１２　ｂの演算結果の処理（例えば上位への送信又は
印字）に供せしめる。 このようにして、制御手順が少なくても、。ＣＰＵｔと
２間のＤＭＡによるデータ転送ができ、即ち、コマンド
とステータスのやりとりを端方向レジスタ３０．３１に
よって行ってデータ転送ができる。又、双方向Ｉ／レジ
スタ２によってデータはいずれの方向へも転送でき、デ
ータ転送ルー　１−は１つで済むので、一層手順が簡略
化される。 特に、メインｃｐｖ側は、コマンド送信後、ステータス
を受けるまで他の処理を実行でき、演算Ｃ１１）　Ｕの
ステータスを割込みとしてＤ　Ｍ　Ａ制御すればよいか
ら処理効率が向上する。 又、第３図に示す如くデータ転送機能がブロック化され
ているから、独立のルーチンとしてプログラム作成でき
、各タスク毎にこれを設けておく必要がなく、タスクプ
ログラムの作成が容易となる。 ｆｃ）他の実施例の説明 上述の実施例では、ＰＯＳシステムを例に説明したが、
他のデータ収集システム等にも適用できる。又、メイン
ＣＰＵと演算ＣＰＵとのデータ転送を例に説明したが、
これらに限られることはない。 以上本発明を実施例により説明したが、本発明は本発明
の主旨に従い種々の変形が可能であり、本発明からこれ
らを排除するものではない。 〔発明の効果〕 以上説明した様に、本発明によれば、制御情報の受は渡
しに単方向レジスタを、データの受は渡しに双方向レジ
スタを用いているので、データ転送に要する手順を闇路
化することができるという効果を奏し、特に大量（例え
ば８にバイト以上）のデータ転送に用いて有用である。 又、そのためのハードウェアも簡単化できるという効果
も奏し、実用上も極めて有用である。更にデータ転送ル
ーチンを独立のものとして作成できるので、プログラム
作成も容易となるという効果も奏する。

【図面の簡単な説明】

第１図は本発明の原理説明図、 第２図は本発明の一実施例全体構成図、第３図は第２図
における演算処理のソフトウェア構成図、 第４図は第３図における演算処理動作フロー図、第５図
は演算処理の一例説明図である。 図中、１．２−・−・ＣＰＵ　（データ処理部）、１０
．２０・・・−・ＭＰＵ　（プロセッサ）、１１．２１
−・−ＤＭＡＣ。 １２．２２−・−・・メモリ、 ３０．３１−・−単方向レジスタ、 ３２・・・−・双方向レジスタ。 ネづ亡゛日月の原理説Ｆ３Ａ図 第１図 演算処理の一子グリ亥ンＢ月図 第５図 第４図

Claims (1)

1. 【特許請求の範囲】 各々プロセッサと、メモリと、ダイレクトメモリアクセ
   ス回路とを有する一対のデータ処理部間で該メモリ内の
   データ転送を行うデータ処理部間のデータ転送方式にお
   いて、 該一方のデータ処理部から該他方のデータ処理部へ制御
   情報を通知するための第１の単方向レジスタと、 該他方のデータ処理部から該一方のデータ処理部へ制御
   情報を通知するための第２の単方向レジスタと、 該両データ処理部のダイレクトメモリアクセス回路間に
   設けられた双方向レジスタとを有し、該第１、第２の単
   方向レジスタを用いて処理の起動、通知を行い、 該双方向レジスタを用いてデータの転送を行うことを特
   徴とするデータ処理部間のデータ転送方式。