JPH04256057A - Ｉｏ命令応答方式 - Google Patents
Ｉｏ命令応答方式Info
- Publication number
- JPH04256057A JPH04256057A JP1720891A JP1720891A JPH04256057A JP H04256057 A JPH04256057 A JP H04256057A JP 1720891 A JP1720891 A JP 1720891A JP 1720891 A JP1720891 A JP 1720891A JP H04256057 A JPH04256057 A JP H04256057A
- Authority
- JP
- Japan
- Prior art keywords
- bus
- peripheral control
- extension
- control device
- extension bus
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000002093 peripheral effect Effects 0.000 claims abstract description 46
- 238000000034 method Methods 0.000 claims description 8
- 230000010365 information processing Effects 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
Landscapes
- Bus Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は入出力命令の応答方式に
関し、特に増設バス上の周辺制御装置への入出力命令の
応答を高速化する方式に関する。
関し、特に増設バス上の周辺制御装置への入出力命令の
応答を高速化する方式に関する。
【０００２】
【従来の技術】従来、この種の方式は演算処理装置が増
設バス上の周辺制御装置に対し命令をかけたとき、命令
が増設バスアダプタを通して周辺制御装置に送られ、そ
こで周辺制御装置が処理中かどうか判断されて、その応
答を演算処理装置に返していた。第２図は従来の装置の
一例である。この図は増設バスアダプタ４はフラグをも
っていない。したがって、演算処理装置３が増設バス上
の周辺制御装置に対して命令をかける場合は、命令が増
設バス４を通って周辺制御装置へ行き、そこで処理中か
どうかがわかり、応答が逆に増設バス４を通して演算処
理装置３に返される。
設バス上の周辺制御装置に対し命令をかけたとき、命令
が増設バスアダプタを通して周辺制御装置に送られ、そ
こで周辺制御装置が処理中かどうか判断されて、その応
答を演算処理装置に返していた。第２図は従来の装置の
一例である。この図は増設バスアダプタ４はフラグをも
っていない。したがって、演算処理装置３が増設バス上
の周辺制御装置に対して命令をかける場合は、命令が増
設バス４を通って周辺制御装置へ行き、そこで処理中か
どうかがわかり、応答が逆に増設バス４を通して演算処
理装置３に返される。
【０００３】
【発明が解決しようとする課題】上述した従来の装置は
演算処理装置からの命令が増設バスアダプタを通して増
設バス上の周辺制御装置に達し、そのときその周辺制御
装置が処理中かどうかの応答を演算処理装置に返すとい
うものであったが、従来の方法である演算処理装置が命
令を発してから応答が返ってくるまでに時間がかかると
いう問題があった。
演算処理装置からの命令が増設バスアダプタを通して増
設バス上の周辺制御装置に達し、そのときその周辺制御
装置が処理中かどうかの応答を演算処理装置に返すとい
うものであったが、従来の方法である演算処理装置が命
令を発してから応答が返ってくるまでに時間がかかると
いう問題があった。
【０００４】本発明は上記問題を解決するもので、増設
バスアダプタが増設バス上の周辺制御装置が処理中かど
うかを示すフラグを各々の周辺制御装置に対して持ち、
それを用いることによって演算処理装置からの命令が途
中の増設バスアダプタまできたところで、周辺制御装置
が処理中かどうかが判明し、増設バスアダプタが演算処
理装置に対して応答することによって入出力命令の応答
を早くすることを目的とする。
バスアダプタが増設バス上の周辺制御装置が処理中かど
うかを示すフラグを各々の周辺制御装置に対して持ち、
それを用いることによって演算処理装置からの命令が途
中の増設バスアダプタまできたところで、周辺制御装置
が処理中かどうかが判明し、増設バスアダプタが演算処
理装置に対して応答することによって入出力命令の応答
を早くすることを目的とする。
【０００５】
【課題を解決するための手段】上記の課題を解決するた
め本発明は、基本バスに対して増設バスを提供するため
の増設バスアダプタ及び前記増設バス上に複数の周辺制
御装置を有する情報処理装置において、前記増設バスア
ダプタは前記増設バスに接続されている周辺制御装置が
処理中であるかどうかを示すフラグを各周辺制御装置に
対応して持ち、前記フラグは前記周辺制御装置に対して
起動指令がかけられたときセットされ、前記周辺制御装
置からの終了割り込み時にリセットされ、基本バス上の
演算処理装置が増設バス上の周辺制御装置に対して命令
をかけたとき、増設バスアダプタは当該周辺制御装置に
対応する前記フラグがセットされていた時は拒絶応答を
、前記フラグがリセットされていた時は受諾応答を前記
演算処理装置に返して構成される。
め本発明は、基本バスに対して増設バスを提供するため
の増設バスアダプタ及び前記増設バス上に複数の周辺制
御装置を有する情報処理装置において、前記増設バスア
ダプタは前記増設バスに接続されている周辺制御装置が
処理中であるかどうかを示すフラグを各周辺制御装置に
対応して持ち、前記フラグは前記周辺制御装置に対して
起動指令がかけられたときセットされ、前記周辺制御装
置からの終了割り込み時にリセットされ、基本バス上の
演算処理装置が増設バス上の周辺制御装置に対して命令
をかけたとき、増設バスアダプタは当該周辺制御装置に
対応する前記フラグがセットされていた時は拒絶応答を
、前記フラグがリセットされていた時は受諾応答を前記
演算処理装置に返して構成される。
【０００６】
【実施例】次に、本発明について図面を参照して説明す
る。
る。
【０００７】第１図は本発明の一実施例の構成を示すブ
ロック図である。
ロック図である。
【０００８】１は基本バス、２は増設バス、３は演算処
理装置、４は増設バスアダプタ、５〜７は周辺制御装置
、５１〜７１は周辺制御装置５〜７が処理中かどうかを
示すフラグでそれぞれ５と５１、６と６１、７と７１と
が対応する。
理装置、４は増設バスアダプタ、５〜７は周辺制御装置
、５１〜７１は周辺制御装置５〜７が処理中かどうかを
示すフラグでそれぞれ５と５１、６と６１、７と７１と
が対応する。
【０００９】増設バスアダプタ４は、増設バス２上にあ
る各周辺制御装置が現在処理中かどうかを示すフラグを
、各周辺制御装置に対して持っている。例えば、周辺制
御装置５に対して起動指令がかけられると、増設バスア
ダプタ４のフラグ５１がセットされることになっている
。そして演算処理装置３が仮に増設バス上の周辺制御装
置５に対し命令をかける場合、命令が増設バスアダプタ
４に送られるとフラグの存在によって周辺制御装置が処
理中かどうか判明する。さらにフラグがセットされてい
れば、すなわち周辺制御装置が処理中なら、増設バスア
ダプタ４は演算処理装置３に拒絶応答を返す。また、逆
の場合であれば演算処理装置３に対して受諾応答を返す
。
る各周辺制御装置が現在処理中かどうかを示すフラグを
、各周辺制御装置に対して持っている。例えば、周辺制
御装置５に対して起動指令がかけられると、増設バスア
ダプタ４のフラグ５１がセットされることになっている
。そして演算処理装置３が仮に増設バス上の周辺制御装
置５に対し命令をかける場合、命令が増設バスアダプタ
４に送られるとフラグの存在によって周辺制御装置が処
理中かどうか判明する。さらにフラグがセットされてい
れば、すなわち周辺制御装置が処理中なら、増設バスア
ダプタ４は演算処理装置３に拒絶応答を返す。また、逆
の場合であれば演算処理装置３に対して受諾応答を返す
。
【００１０】このように増設バスアダプタ４が増設バス
２上の周辺制御装置が処理中かどうかを示すフラグを持
つことで、演算処理装置からの増設フラグ上の周辺制御
装置に対する命令が途中の増設バスで止まり、その分早
く応答することができる。
２上の周辺制御装置が処理中かどうかを示すフラグを持
つことで、演算処理装置からの増設フラグ上の周辺制御
装置に対する命令が途中の増設バスで止まり、その分早
く応答することができる。
【００１１】
【発明の効果】以上説明したように本発明は、増設バス
アダプタが増設バス上にある各周辺制御装置に対して、
それらが処理中かどうかを示すフラグを持つことにより
、基本バス上の演算処理装置が増設バス上の周辺制御装
置に対しての命令の応答を高速にすることができるとい
う効果がある。
アダプタが増設バス上にある各周辺制御装置に対して、
それらが処理中かどうかを示すフラグを持つことにより
、基本バス上の演算処理装置が増設バス上の周辺制御装
置に対しての命令の応答を高速にすることができるとい
う効果がある。
【図１】本発明の一実施例の構成を示すブロック図。
【図２】従来の技術によるＩＯ命令応答方式の構成を示
すブロック図。
すブロック図。
１ 基本バス
２ 増設バス
３ 演算処理装置
４ 増設バスアダプタ
５〜７ 周辺制御装置
Claims (1)
- 【請求項１】 基本バスに対して増設バスを提供する
ための増設バスアダプタ及び前記増設バス上に複数の周
辺制御装置を有する情報処理装置において、前記増設バ
スアダプタは前記増設バスに接続されている周辺制御装
置が処理中であるかどうかを示すフラグを各周辺制御装
置に対応して持ち、前記フラグは前記周辺制御装置に対
して起動指令がかけられたときセットされ、前記周辺制
御装置からの終了割り込み時にリセットされ、基本バス
上の演算処理装置が増設バス上の周辺制御装置に対して
命令をかけたとき、増設バスアダプタは当該周辺制御装
置に対応する前記フラグがセットされていた時は拒絶応
答を、前記フラグがリセットされていた時は受諾応答を
前記演算処理装置に返して成ることを特徴とするＩＯ命
令応答方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1720891A JPH04256057A (ja) | 1991-02-08 | 1991-02-08 | Ｉｏ命令応答方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1720891A JPH04256057A (ja) | 1991-02-08 | 1991-02-08 | Ｉｏ命令応答方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04256057A true JPH04256057A (ja) | 1992-09-10 |
Family
ID=11937525
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1720891A Pending JPH04256057A (ja) | 1991-02-08 | 1991-02-08 | Ｉｏ命令応答方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04256057A (ja) |
-
1991
- 1991-02-08 JP JP1720891A patent/JPH04256057A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4318174A (en) | Multi-processor system employing job-swapping between different priority processors | |
| JPH0514302B2 (ja) | ||
| JPH03288906A (ja) | Ｐｃの命令実行方式 | |
| JP2747153B2 (ja) | 応答信号振分方式 | |
| JPS61166631A (ja) | マイクロプログラム制御処理方法 | |
| JPH01158551A (ja) | 入出力制御方式 | |
| JPS6136850A (ja) | 入出力割込通知方式 | |
| JPS62152045A (ja) | プログラマブルコントロ−ラ | |
| JPS61202225A (ja) | プロセツサによるハ−ドウエア制御方式 | |
| JPH02311903A (ja) | プログラマブルコントローラ | |
| JPS6389963A (ja) | マルチプロセサシステムにおける並列イニシヤル処理方式 | |
| JPH01154236A (ja) | 時分割タスク実行装置 | |
| JPH0210436A (ja) | セーブ処理方式 | |
| JPS63196903A (ja) | プログラマブルコントロ−ラ | |
| JPS6019815B2 (ja) | 転送制御方式 | |
| JPS61156307A (ja) | シ−ケンス制御装置 | |
| JPH0381834A (ja) | 割込み制御装置 | |
| JPH05204750A (ja) | プログラム制御装置のデータ保持方式 | |
| JPH02310729A (ja) | 情報処理装置の処理モード変更制御方式 | |
| JPH01134653A (ja) | 共有バスの優先順位制御方式 | |
| JPS59135526A (ja) | デ−タ入力制御方式 | |
| JPS6373419A (ja) | 仮想画面の出力方式 | |
| JPS6395541A (ja) | 高速演算処理装置 | |
| JPS6258355A (ja) | 割込制御回路 | |
| JPS63276162A (ja) | マルチプロセッサシステムのプロセッサ起動方式 |