JPS5818717A - 定電圧電源回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は出力電圧の立上り時間を遅延させることのでき
る定電圧電源回路に関するものである３、オーディオ機
器等において、回路ブロック毎に電源を供給し、回路ブ
ロックによっては他の回路ブロックが完全に動作状態に
至った後に電源を遅延させて供給することが必要になる
場合がある。

第１図は斯かる要求に基づ〈従来の定電圧電源回路の一
例である。第１図について説明すると、同図において、
（ｌ）は入力端子（ＷＩＮ）と、出力端子（ｖｏｏ’ｒ
）と、電圧設定端子α−１）とをもつ定電圧電源、（２
）は定電圧電源（１）の出力端子（Ｖｏｏｙ）と電圧設
定端子ＣＶＩＩＩＥＦ）との間に接続された第１の抵抗
器、（３）は定電圧電源（１）の電圧設定端子（ＶＲＫ
Ｆ）と接地との間に接続された第２の抵抗器、（４）は
第１の抵抗器（２）と並列に接続されたコンデンサであ
り、第２図に定電圧電源（１）に印加される入力電圧（
ＷＩＮ）と出力電圧（ＶＯＵテ）との時間的な関連を示
した特性を示している。

次に上記回路の動作について説明する。定電圧電源（１
）の出力電圧αａｃｙｒ　）１１．第１の抵抗器（２）
の抵抗値をＲ１（Ω〕、第２の抵抗器（３）の抵抗値を
’Ｂ＠〔Ω〕、電圧設定端子（ＶｉＬｇｙ）の基準電圧
値をＶＲＥｙ（Ｖ）とすると、次式で求められる。

ここで、第１の抵抗器（２）には並列にコンデンサ（４
）が接続しているので、入力電圧（ＷＩＮ）が印加され
た直後は第１の抵抗器（２）とコンデンサ（４）の並列
抵抗はほぼ零となり、出力電圧（ＶＯＵＴ）は基準電圧
（Ｖｉｃｇｙ）にほぼ等しくなり、その後は抵抗器（３
）とコンデンサ（４）の時定数に従って出力電ＥＥ（Ｖ
ｃｘｒｒ　）は第２図に示すように上昇する。したがっ
て、出力電圧（ＶＯＵＴ）の立上りは入力電圧（Ｖｚｘ
）に比べ抵抗器（３）とコンデンサ（４）の時定数の大
きさに応じた時間だけ遅延されることになる。

しかし、このような従来の回路においては、出力電圧（
ＶＯＵＴ）の立上りは連続して変化することと、ＣＲ時
定数の積分特性に従うため比較的早い時間の内に出力電
圧（ＶＯＵＴ）の近くまで上昇してしまう。上昇時間を
遅延させるためには第２の抵抗器（３）およびコンデン
サ（４）の容量を大きくする必要があるが、第２の抵抗
器（３）は定電圧電源（１）の回路構成上、通常は数に
Ω程度のものが使用されるので、コンデンサ（４）の容
量を数１０μＦ以上の大容量のものを使用する必要があ
った。

本発明は以上の点に鑑み、このような欠点を除去すべ（
なされたもので、出力電圧の立上り時間を小容量のコン
デンサでかつ確実に遅延させることのできる定電圧電源
回路を提供するものである。

以下、図面を用いて本発明の実施例を詳細に説明する。

第３図は本発明による一実施例を示す回路図であり、同
図において第１図と同一符号のものは同じものを示し、
（５ｊは出力端子（ＶＯＵＴ）と電圧設定端子（Ｖｉｎ
ｙ）との間に接続された第１のトランジスタであって、
コレクタ電極は出力端子（ＶＯＵＴ　）に、エミッタ電
極は電圧設定端子（ＶＲＥＦ）に接続されている。（６
）は出力端子（ＶＯＵＴ）と第１のトランジスタ（５）
のベース電極間に接続された第３の抵抗器である。（７
）は第１のトランジスタ（５）のベース電極と接地間に
接続された第２のトランジスタであり、コレクタ電極は
第１のトランジスタ（５）のベース電極に、エミッタ電
極は接地されている。（８）は出力端子（ＶＯＵＴ）と
第２のトランジスタ（７）のベース電極間に接続された
第４の抵抗器であり、（９）は第２のトランジスタ（７
）のベース電極と接地間に接続されたコンデンサである
。

次に上記実施例回路の動作について説明する。

なお、出力電圧の設定方法については第１図にて説明し
たのと同一であるので省略する。定電圧電源（１）に入
力電圧（ＷＩＮ）が印加された直後はコンデンサ（９）
が接続されているため、第２のトランジスタ（７）はオ
フ状態である。従って第１のトランジスタ（５１（Ｄべ
−Ｘｔ極（７）を位は、ＶＲＥＦ　−）−ＶＢＩＫ　（
第１のトランジスタのベース・エミッタ間電圧）となり
、そのトランジスタ（５）はオン状態となっているため
、出力電圧（ＶＯＵＴ）と電圧設定端子（ＶＲＥＦ）間
の並列抵抗はほぼ零となっている。従って、出力電圧（
ＶＯＵＴ）はほぼ第１のトランジスタ（５）のベース電
位と同じレベルになっている。その後コンデンサ（９）
に第２のトランジスタ（力がオン状態となり得る電位が
充電されるまで、ＶＯＵＴ　＃ＶＲＥｙ　＋ＶＢＥが維
持され続ける。第２のトランジスタ（力がオン状態にな
ると、第２のトランジスタ（力が第１のトランジスタ（
５）のベース電流を吸い込むため、第１のトランジスタ
（５）はオフ状態となり、出力端子（Ｖ’０ＵＴ）と電
圧設定端子（Ｖｕｇｙ　）間の並列抵抗はほぼ第１の抵
抗器（２）の抵抗値となり、正常な出力電圧値（ＶＯＵ
Ｔ　）が得られる。従って、出力電圧（ＶＯＵＴ）は第
４図に示すように、第４の抵抗器（８）とコンデンサ（
９）によって定まる時定数の大きさに応じた時間、つま
りＶＲＥＦ　−１−Ｖｎｇ　（Ｖ　）に保持された後立
上る。また、第４の抵抗器（８）の抵抗値は第２の抵抗
器（３）の抵抗値に比べ、第２のトランジスタ（７）の
ｈＦＥ　（電流増幅率）の大きさに比例した大きな値と
することができるため、コンデンサ（９）の容量は第１
図のコンデンサ（４）に比べ１／ｈｙｉ＜の大きさに小
さくすることができる。

なお、上述の実施例では定電圧電源（１）と抵抗器（２
１、（３１、（６）　、　（８）およびトランジスタ（
５）　、　（７）を区別して説明したが、例えば集積回
路として、定電圧電源（１）と抵抗器（２１、（３１、
（６）　、　（８）およびトランジスタ（５１、（７）
を同一の構成内に構成しても同様の効果を得ることがで
きる。

以上説明したように本発明による定電圧電源回路は、電
圧設定用の抵抗器に並列にトランジスタによるスイッチ
ング回路を設け、このスイッチング回路のスイッチング
時間をＣＢの時定数にて調整できるようにしたため、Ｃ
Ｒの時定数の大きさに応じた時間、出力電圧の立上りを
ほぼ基準電圧の低い値に保持することができる効果をも
つ優れた定電圧電源回路を得ることができる。

【図面の簡単な説明】

第１図は従来の一例を示す回路図、第２図は第１図の定
電圧電源に印加される入力電圧と出力電圧との時間的な
関連を示す特性図、第３図は本発明による一実施例を示
す回路図、第４図は第３図の定電圧電源に印加される入
力電圧と出力電圧との時間的な関連を示す特性図である
。 （１）・・・・定電圧電源、（２）　、　（３１、（６
）、（８）・・・・抵抗器ｓ　（５）　−（７１・・・
拳トランジスタ、（９）・・・・コンデンサ。 代理人　葛　野　信　−（外１名） 第１＠ 第３図 ■ 第２図

Claims (1)

【特許請求の範囲】
1. 少なくとも入力端子、出力端子および電圧設定端子を有
   し、前記出力端子と前記電圧設定端子との間に接続され
   た第１の抵抗器と、前記電圧設定端子と接地の間に接続
   された第２の抵抗器との比によって出力電圧を設定する
   定電圧電源回路において、前記出力端子にコレクタ電極
   が、前記電圧設定端子にエミッタ電極が接続された第１
   のトランジスタと、前記出力端子と前記第１のトランジ
   スタのベース電極との間に接続された第３の抵抗器と、
   前記第１のトランジスタのベース電極に接続されたコレ
   クタ電極を有しかつ接地されたエミッタ電極を有する第
   ２のトランジスタと、前記出力端子と前記第２のトラン
   ジスタのベース電極との間に接続された第４の低紙器と
   、前記第２のトランジスタのベース電極と接地間に接続
   されたコンデンサとを備えたことを特徴とする定電圧電
   源回路。