JPS6258649A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS6258649A JPS6258649A JP60199118A JP19911885A JPS6258649A JP S6258649 A JPS6258649 A JP S6258649A JP 60199118 A JP60199118 A JP 60199118A JP 19911885 A JP19911885 A JP 19911885A JP S6258649 A JPS6258649 A JP S6258649A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- bump electrodes
- substrate
- solder
- bump electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/072—Connecting or disconnecting of bump connectors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/072—Connecting or disconnecting of bump connectors
- H10W72/07231—Techniques
- H10W72/07236—Soldering or alloying
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
本発明は、半導体チップに設けられたバンプ電極が対向
する絶縁基板上に備えられた導体に融着させるフリップ
チップ方式で実装される半導体装置に関する。
する絶縁基板上に備えられた導体に融着させるフリップ
チップ方式で実装される半導体装置に関する。
半導体集積回路（Ｉ Ｃ）のコンパクトな実装を実現す
るために、従来のチップ上の電極をリード線とワイヤボ
ンディングで１ｍするＩ）ＩＬパッケージから、ボリミ
イドフィルム上の銅またはすず箔導体とＩＣチップのバ
ンプ電極とを接続してパフケージに封入するＰＬＣＣ（
プラスチック・リーデツド・チップ・キャリヤ）方式に
、さらにパフケージに封入しないで裸のチップ（ベアチ
ップ）を実装する方向へ進んでいる。このようなベアチ
ップの実装には通常フリップチップ方式が採用される。 フ’Ｊ ツブチップ方式は従来比較的小面積のチップに
通用されていたが、ＩＣの技術的進歩に伴って５０−１
を越える大きさのチップにもフリップチップ方式を採用
する要求が生じている。このような大面積チップにおい
てはバンプ電極の数も増加するのが通例である。しかし
このバンプ篭手ｔを第２図のように半導体チップｌの周
辺に配置すると、バンブ電極２の間の距Ｎ１が長くなり
、第３図に示すように絶縁基板３の上の導体層４に融着
した場合、基板３の材料とチップ１の半導体との熱膨張
係数の差によりバンブ電極２に応力が加わり、このＩＣ
，にヒートサイクルが加わると電極接続不良などが生じ
る戊がある。 この問題の解決のためにバンブ電極２をチップ周辺に配
置しないで中央部に配置することが既に知られている。 しかしその場合、半導体チップが基板に中央部で支持さ
れるため、支持の安定性が悪く、バンプ？ｌｔ極にｉ械
的応力が加わり、やはり信頼性の低下を招く。
るために、従来のチップ上の電極をリード線とワイヤボ
ンディングで１ｍするＩ）ＩＬパッケージから、ボリミ
イドフィルム上の銅またはすず箔導体とＩＣチップのバ
ンプ電極とを接続してパフケージに封入するＰＬＣＣ（
プラスチック・リーデツド・チップ・キャリヤ）方式に
、さらにパフケージに封入しないで裸のチップ（ベアチ
ップ）を実装する方向へ進んでいる。このようなベアチ
ップの実装には通常フリップチップ方式が採用される。 フ’Ｊ ツブチップ方式は従来比較的小面積のチップに
通用されていたが、ＩＣの技術的進歩に伴って５０−１
を越える大きさのチップにもフリップチップ方式を採用
する要求が生じている。このような大面積チップにおい
てはバンプ電極の数も増加するのが通例である。しかし
このバンプ篭手ｔを第２図のように半導体チップｌの周
辺に配置すると、バンブ電極２の間の距Ｎ１が長くなり
、第３図に示すように絶縁基板３の上の導体層４に融着
した場合、基板３の材料とチップ１の半導体との熱膨張
係数の差によりバンブ電極２に応力が加わり、このＩＣ
，にヒートサイクルが加わると電極接続不良などが生じ
る戊がある。 この問題の解決のためにバンブ電極２をチップ周辺に配
置しないで中央部に配置することが既に知られている。 しかしその場合、半導体チップが基板に中央部で支持さ
れるため、支持の安定性が悪く、バンプ？ｌｔ極にｉ械
的応力が加わり、やはり信頼性の低下を招く。
本発明は、半導体チップの中央部に設けられたバンブ電
極が対向する絶縁基板上の導体に融着される場合に、半
導体チップが基板に安定して支持され、バンブ電極に応
力が加わらないため信軌性の高い半導体装置を堤供する
ことを目的とする。
極が対向する絶縁基板上の導体に融着される場合に、半
導体チップが基板に安定して支持され、バンブ電極に応
力が加わらないため信軌性の高い半導体装置を堤供する
ことを目的とする。
本発明によれば、半導体層ノブの重心を通るチップ面内
の線の両側に存在する３個所以上の周辺部位とそれに対
向する絶＆！基板上の部位の少なくとも一方に突起を有
し、その突起が対向する面に係合してチップ基板間の間
隔を所定に保つことにより、チップが周辺で基板に支持
され、安定した支持が得られて上記の目的を達成する。 上述の突起を対向する基板面に当設させた場合に、半導
体チップに設けられたはんだよりなるバンブ電極が融着
前において対向する導体面との間に空隙を有することは
、融着後のバンブ電極が鼓状となることによってヒート
サイクルに対しより耐久性をもつので有効である。
の線の両側に存在する３個所以上の周辺部位とそれに対
向する絶＆！基板上の部位の少なくとも一方に突起を有
し、その突起が対向する面に係合してチップ基板間の間
隔を所定に保つことにより、チップが周辺で基板に支持
され、安定した支持が得られて上記の目的を達成する。 上述の突起を対向する基板面に当設させた場合に、半導
体チップに設けられたはんだよりなるバンブ電極が融着
前において対向する導体面との間に空隙を有することは
、融着後のバンブ電極が鼓状となることによってヒート
サイクルに対しより耐久性をもつので有効である。
第１図は本発明の一実施例のＩＣチップを示し、バンブ
電極２はチップ１の中央部にまとめて配置されている。 さらにチップｌの周辺部の四すみに突起体５が設けられ
ている。突起体５はバンブ電極２と同様にはんだからな
るが、バンブ電極２より高くされる０例えばバンブ電極
の高さが５０−の場合に１００−の高さにする。このチ
ップ１を第４図（ａｌに示すようにバンプｔｔｉ面を下
にして絶ｕ！、基板３の上に載せ、基板上の表面にはん
だ層４１を被覆した配線導体層４の上にバンブ電極２が
対向するようにする。また突起体５の対向する基体部分
にも表面にはんだＩｉ！６１を被覆した導体＋１６が存
在するが、これは配″ｋｌＡ導体層とは別個に設けられ
る。 突起体５は上述のようにハンプ電極２より高いから、突
起体５がはんだ′４６１に接触した場合、バンブ電極２
ははんだ層４１に接触しない、しかし加熱すると突起体
５ははんだ層６１に融着する際す、ブ１が沈み、バンブ
電極２がはんだ１４１と接触する。 その結果、バンプ電ＦＩｉＡ２とはんだＪｉ４１との連
結部７は第４図（ｂ）に拡大して示すように鼓状となる
。 このような形状の連結部は、バンブ電極２とはんだ１６
４１に加圧しながら融着した場合に生ずる第５図に示す
ビア樽状の連結部７１にくらべてヒートサイクルに対し
て強い。このようにして絶縁基板３に対して固着された
ＩＣチップ１はバンブ電極２のみでなく周辺部の突起体
５によっても基板に支持されるので、安定した支持状態
が得られる。 上述の実施例では突起体５をバンブ電極２より高く形成
したが、同し高さでもよい、また突起体５は必ずしも基
板に対して固着する必要はない。 すなわち基板に対して接触しているだけでもバンプ１Ｅ
ｉ２が基板上に配線導体に融着されたチップｌは傾くこ
とがなく、安定して支持される。あるいは突起体をチッ
プの上でなく絶縁基板の表面に設けて、チップに固着す
るか、チップに接触させてもよく、対向部位の双方に突
起体を設けてもよい、なおまた、突起体５もチップｌの
半導体層に接続されたバンブ電極として形成し、絶縁基
板上の配線導体層に融着させてもよい０例えばＩＣチッ
プ内に集積された４個の回路を並列に外部配線と接続す
る際の接続端子として用いる四すみのバンブ電極として
用いることも有効である。 突起体は必ずしも４個所に設ける必要がない。 最小限３個所にあればチップの安定な支持に役立つ、但
しチップの重心を通るチップ面内の線の両側に分かれて
存在しなければならないことは当然である。
電極２はチップ１の中央部にまとめて配置されている。 さらにチップｌの周辺部の四すみに突起体５が設けられ
ている。突起体５はバンブ電極２と同様にはんだからな
るが、バンブ電極２より高くされる０例えばバンブ電極
の高さが５０−の場合に１００−の高さにする。このチ
ップ１を第４図（ａｌに示すようにバンプｔｔｉ面を下
にして絶ｕ！、基板３の上に載せ、基板上の表面にはん
だ層４１を被覆した配線導体層４の上にバンブ電極２が
対向するようにする。また突起体５の対向する基体部分
にも表面にはんだＩｉ！６１を被覆した導体＋１６が存
在するが、これは配″ｋｌＡ導体層とは別個に設けられ
る。 突起体５は上述のようにハンプ電極２より高いから、突
起体５がはんだ′４６１に接触した場合、バンブ電極２
ははんだ層４１に接触しない、しかし加熱すると突起体
５ははんだ層６１に融着する際す、ブ１が沈み、バンブ
電極２がはんだ１４１と接触する。 その結果、バンプ電ＦＩｉＡ２とはんだＪｉ４１との連
結部７は第４図（ｂ）に拡大して示すように鼓状となる
。 このような形状の連結部は、バンブ電極２とはんだ１６
４１に加圧しながら融着した場合に生ずる第５図に示す
ビア樽状の連結部７１にくらべてヒートサイクルに対し
て強い。このようにして絶縁基板３に対して固着された
ＩＣチップ１はバンブ電極２のみでなく周辺部の突起体
５によっても基板に支持されるので、安定した支持状態
が得られる。 上述の実施例では突起体５をバンブ電極２より高く形成
したが、同し高さでもよい、また突起体５は必ずしも基
板に対して固着する必要はない。 すなわち基板に対して接触しているだけでもバンプ１Ｅ
ｉ２が基板上に配線導体に融着されたチップｌは傾くこ
とがなく、安定して支持される。あるいは突起体をチッ
プの上でなく絶縁基板の表面に設けて、チップに固着す
るか、チップに接触させてもよく、対向部位の双方に突
起体を設けてもよい、なおまた、突起体５もチップｌの
半導体層に接続されたバンブ電極として形成し、絶縁基
板上の配線導体層に融着させてもよい０例えばＩＣチッ
プ内に集積された４個の回路を並列に外部配線と接続す
る際の接続端子として用いる四すみのバンブ電極として
用いることも有効である。 突起体は必ずしも４個所に設ける必要がない。 最小限３個所にあればチップの安定な支持に役立つ、但
しチップの重心を通るチップ面内の線の両側に分かれて
存在しなければならないことは当然である。
本発明は、半導体チップの中央部にバンブ電極を設けて
対向する絶縁基板上の配線４体に融着させる半導体装置
のチップの安定した支持の達成のためにチップの周辺部
あるいはそれに対向する基板上の部位の一方もしくは双
方に突起を設けて、チップと裁板の面間の間隔を規制す
るようにしたもので、バフ１１１間の距離の小さい、ヒ
ートサイクルに対しての信鎖性の高い半導体装置を得る
ことができ、フリンブチップ方式で実装されるＩＣに限
らず、他の半導体装置に有効に適用できる。
対向する絶縁基板上の配線４体に融着させる半導体装置
のチップの安定した支持の達成のためにチップの周辺部
あるいはそれに対向する基板上の部位の一方もしくは双
方に突起を設けて、チップと裁板の面間の間隔を規制す
るようにしたもので、バフ１１１間の距離の小さい、ヒ
ートサイクルに対しての信鎖性の高い半導体装置を得る
ことができ、フリンブチップ方式で実装されるＩＣに限
らず、他の半導体装置に有効に適用できる。
第１図は本発明の一実施例のＩＣチップを示し、（ａｌ
は平面図、（ｂ）は正面図、第２図は従来例のＩＣチッ
プの平面図、第３図は第２図のチップの基板への固着状
態を示す断面図、第４図は第１図に示したＩＣチップの
絶縁基板上への装着状態を示し、＋ａ＋は設置時の断面
図、（ｂ）はバンブ電極融着後の断面図、第５図は他の
バンブ電極融着後の状態の断面図である。 １：ＩＣチップ、２：バンブ電極、３：絶縁基板、４：
導体層、４１：はんだ層、５：突起体。
は平面図、（ｂ）は正面図、第２図は従来例のＩＣチッ
プの平面図、第３図は第２図のチップの基板への固着状
態を示す断面図、第４図は第１図に示したＩＣチップの
絶縁基板上への装着状態を示し、＋ａ＋は設置時の断面
図、（ｂ）はバンブ電極融着後の断面図、第５図は他の
バンブ電極融着後の状態の断面図である。 １：ＩＣチップ、２：バンブ電極、３：絶縁基板、４：
導体層、４１：はんだ層、５：突起体。
Claims (1)
- 【特許請求の範囲】 １）半導体チップに設けられたバンプ電極が対向する絶
縁基板上の導体に融着されるものにおいて、半導体チッ
プの重心を通るチップ面内の線の両側に存在する３個所
以上の周辺部位と該周辺部位に対向する絶縁基板上の部
位の少なくとも一方に突起を有し、該突起が対向する面
に係合してチップ基板間の間隔を所定に保つことを特徴
とする半導体装置。 ２）特許請求の範囲第１項記載の記載の装置において、
バンプ電極がはんだよりなり、半導体チップ周辺部位の
突起を対向する基板面に当接させた際、融着前のバンプ
電極と対向導体面との間に空隙が存在することを特徴と
する半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60199118A JPS6258649A (ja) | 1985-09-09 | 1985-09-09 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60199118A JPS6258649A (ja) | 1985-09-09 | 1985-09-09 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6258649A true JPS6258649A (ja) | 1987-03-14 |
Family
ID=16402435
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60199118A Pending JPS6258649A (ja) | 1985-09-09 | 1985-09-09 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6258649A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19706983B4 (de) * | 1996-02-23 | 2009-06-18 | Denso Corporation, Kariya | Oberflächenanbringungseinheit und Wandleranordnungen unter Verwendung der Oberflächenanbringungseinheit |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4992548A (ja) * | 1973-01-10 | 1974-09-04 | ||
| JPS58157146A (ja) * | 1982-03-12 | 1983-09-19 | Fujitsu Ltd | 半導体装置 |
| JPS61159745A (ja) * | 1985-01-07 | 1986-07-19 | Hitachi Ltd | 微少接続パツケ−ジ構造体 |
-
1985
- 1985-09-09 JP JP60199118A patent/JPS6258649A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4992548A (ja) * | 1973-01-10 | 1974-09-04 | ||
| JPS58157146A (ja) * | 1982-03-12 | 1983-09-19 | Fujitsu Ltd | 半導体装置 |
| JPS61159745A (ja) * | 1985-01-07 | 1986-07-19 | Hitachi Ltd | 微少接続パツケ−ジ構造体 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19706983B4 (de) * | 1996-02-23 | 2009-06-18 | Denso Corporation, Kariya | Oberflächenanbringungseinheit und Wandleranordnungen unter Verwendung der Oberflächenanbringungseinheit |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI236077B (en) | Stack package and fabricating method thereof | |
| US7615871B2 (en) | Method and apparatus for attaching microelectronic substrates and support members | |
| US8072057B2 (en) | Semiconductor device and method of fabrication | |
| GB2286084A (en) | Electronic package with thermally conductive support | |
| CN100401504C (zh) | 使用电极气密密封的高可靠性半导体装置 | |
| CN109755197A (zh) | 封装结构及其形成方法 | |
| JP3547303B2 (ja) | 半導体装置の製造方法 | |
| JPS6258649A (ja) | 半導体装置 | |
| GB2174543A (en) | Improved packaging of semiconductor devices | |
| US6291893B1 (en) | Power semiconductor device for “flip-chip” connections | |
| KR970069482A (ko) | 반도체 장치 및 그의 제조방법과 그의 실장방법 | |
| TWI760629B (zh) | 電子封裝件及其導電基材與製法 | |
| JP3394479B2 (ja) | 半導体装置 | |
| JP2001094046A (ja) | 半導体装置 | |
| JPS62150837A (ja) | 半導体装置 | |
| JPS60100443A (ja) | 半導体装置の実装構造 | |
| JP3006957B2 (ja) | 半導体装置の実装体 | |
| JPS58157147A (ja) | 混成集積回路基板 | |
| JPH09148482A (ja) | 半導体装置 | |
| JP4723312B2 (ja) | 半導体チップおよび半導体装置 | |
| JPS5927537A (ja) | 半導体装置 | |
| JPH09246273A (ja) | バンプ構造 | |
| JP2707984B2 (ja) | 半導体装置 | |
| JPH01286430A (ja) | 半導体チップの実装方法 | |
| JP2001168239A (ja) | ボールグリッドアレイ半導体装置及びその実装方法 |