JPS6260308A - シュミット回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、バイポーラ集積回路に利用されるシュミット
回路に関する。

（従来の技術） 従来、バイポーラ集積回路に用いられているシュミット
回路を第２図に示している。

このシュミット回路は、差動増幅回路を構成する２つの
トランジスタＱ目Ｉ　　Ｃ１＋ｚのエミッタ側接読点に
トランジスタＱＩ３．　Ｑ１０及び抵抗Ｒ２からなる定
電流回路（定電流値■。）が接続され、さらにこれらト
ランジスタＱ、、、Ｑ、、のコレクタ側にそれぞれカレ
ントミラー回路が接続されたものである。

トランジスタＱ１１に接続されるカレントミラー回路は
、トランジスタＱＩＳといわゆるダイオード接合として
作用するトランジスタＱＩ６と抵抗Ｒ１によって構成さ
れ、トランジスタＱＩ２に接続されるカレントミラー回
路はトランジスタＱ、７といわゆるダイオード接合とし
て作用するトランジスタＱ、８と抵抗Ｒ４によって構成
されている。

かかるシュミット回路において、トランジスタＱｚ、Ｑ
＋□のベース側をそれぞれ入力端子Ａ、　　Ｂとし、こ
のＡ−Ｂ間の電位差を■。とじ、各トランジスタＱ７を
流れるコレクタ電流をＩＣｎとすると、以下に示す式（
１）　、　（２）が出力（トランジスタＱ１□のコレク
タ電位）の状態にかかわらず成立している。

ｑ　　　　　　Ｉｃ＋＋ Ｉ　ｃｚ　　＋　Ｔ　ｃ＋ｚ　　＝　Ｉ　ｏ　　　　　
　　　−（２）但し、ｑ：電子の電荷 に：ボルツマン定数 Ｔ：絶対温度 また、出力がｒＬＪレベルのときには以下の式（３）　
、　（４）　、　（５）の関係が成立する。

Ｔｃ＋＋　＝　ＩＣ１６・・・（３） Ｉ　ｃ＋ｓ　＝　Ｉ　ｃ＋ｚ　　　　　−（４）Ｉ　ｃ
＋ａ　＝　Ｉ　Ｃ＋？　＝　０　　−（５）一方、出力
が「Ｌ」レベルからｒＨＪレベルに切り替わるときには
、上式（１）　、　（２）　、　（３）　、　（４）　
、　（５）ｑ　　　　Ｉ　ｃＩｈ が成立し、この関係に上式（３）　、　（４）を代入す
ると。

ｑ　　　　Ｉｃ＋＋ が成立する。

よって、出力がｒＬＪレベルからｒＨＪレベルに切り替
わるときの電位差Ｖ　Ａｌｌ　（Ｌ−０は式（１）　、
　（２）　。

（６）によって決定される。

ところで、出力がｒＨＪレベルに切り替わると。

ＩＣＩ□＝Ｉｃ＋ａ　　　　　・・・（７）Ｉ　Ｃ＋？
　＝　Ｉ　ｃ＋　Ｉ−（８）Ｉ　ｃＩｈ　＝　ｒ　ｃ＋
ｓ　＝　０　　　”・（９）の各式が成立する。

次に、出力がｒＨＪレベルからＩｌｌレベルに切り替わ
るときには、上式（１）　、　（２）　、　（７）　、
　（８）　、　（９）の他に し、この関係に上式（７）　、　（８）を代入すると。

ｑ　　　　Ｉ　ｃ＋ｚ が成立する。

よって出力が「Ｈ」レベルからｒＬＪレベルに切り替わ
るときの電位差Ｖ　Ａｌｌ　（Ｍ　４　Ｌ）は式（１）
　、　（２）　。

（１０）によって決定される。このときヒステリシス幅
は（Ｖ□（、−ゎ−ＶＡＢ（Ｈ−Ｌ））で定義される。

（発明が解決しようとする問題点） しかるに、この種のシュミット回路の特性は上式（１）
　、　（２）　、　（６）　、　（１０）の関係で規定
されているために、スレシュホー／Ｌ／ドレヘ／Ｌ’＋
ＶＡｌ　（Ｌ　−１４）　＋ＶＡｌ　（Ｈ−Ｌ）　ｒヒ
ステリシス幅は前記定電流回路の定電流値Ｉ０に依存し
ている。

この定電流値■。は電源電圧ＶＣＣと抵抗Ｒ２によって
決定されるので、電源電圧ＶＣＣの変化及び抵抗Ｒ２の
生産上のばらつきによって変動するために前記スレシュ
ホールドレベル＋ＶＡ！ｌよ−、）。

ｖＡＨｉＨ−Ｌｌ　＋　　ヒステリシス幅が変動し特性
の統一を図ることができない。

（問題点を解決するための手段） 本発明は、差動増幅回路を構成する一対のトランジスタ
のエミッタ側接続点に定電流回路が接続され、これらの
トランジスタに流れるコレクタ電流をカレントミラー回
路で比較する回路において。

前記定電流回路に流れる定電流値に比例する電流が前記
カレントミラー回路に正帰還されるものである。

（作用） 差動増幅回路を構成する一対のトランジスタのコレクタ
側に接続されたカレントミラー回路には。

この差動増幅回路の一エミッタ側に接続された定電流回
路を流れる定電流値（■。）に比例する電流が流され、
スレシュホールドレベル＋　Ｖ　ＡＢ　（Ｌ−旧＋ＶＡ
Ｂ（）ｌ　＋　Ｌｌ及びヒステリシス幅はこの電流値の
比を基準として決定される。

（実施例） 以下７本発明の実施例について図面を参照して説明する
。

第１図は２本発明に係るシュミット回路をバイポーラト
ランジスタによって構成した集積回路の一例を示してい
る。

差動増幅器を構成する一対のトランジスタＱ１゜Ｑ２の
エミッタ側接続点ｌにトランジスタＱ６　。

Ｑ７．Ｑ、及び抵抗Ｒ１からなる定電流回路が共゛通ベ
ースによって接続されている。これらのトランジスタＱ
ｂ　、Ｑ？　、Ｑａのベース・エミッタ接合の面積比は
、１：ＩＡ：１になされ、トランジスタＱ６に流れるコ
レクタ電流が一定電流値■。になされ、トランジスタＱ
、に流れるコレクタ電流が一定電流値Ｉ０／２になされ
ている。

前記差動増幅回路のコレクタ側にはトランジスタＱ、と
いわゆるダイオード接合として作用するトランジスタＱ
９によって構成されるカレントミラー回路２が接続され
、さらに前記定電流回路を構成するトランジスタＱ、の
コレクタ側と出力端子側（トランジスタＱ２のコレクタ
）にトランジスタＱ４といわゆるダイオード接合として
作用するトランジスタＱ、とからなるカレントミラー回
路３が接続されている。このカレントミラー回路３は、
出力がｒＨＪレベルのときには出力端子側に接続された
トランジスタＱＩ０が導通して２作用しないようになさ
れている。

次に、前記トランジスタＱｑ　、Ｃ３、Ｑａ　、　Ｑｓ
のベース・エミッタ接合の面積比を２：３：１：６に設
定した場合の動作について説明する。

トランジスタＱｌ、Ｑｚのベース間の電位差をＶＡＩＩ
とすると。

ｑ　　　　　ＩｃＩ ｒ　ｃ＋　＋　Ｉ　ｃｚ＝　Ｉ　ｏ　　　　　　　　　
　−（１２）が成立し、出力がｒＬＪレベルのときには
。

Ｉ　ｃｚ＝　Ｉｃ＋＋　ＩＣ４・・・（１３）Ｉ、、−
□　　　　　　　　・・・（１４）が成立し、さらに、
出力が「Ｌ」レベルから「Ｈ」レベルに切り替わるとき
には上式（１１）〜（１４）の関係に加えて Ｔ　ｃ：＋　＝　　　　Ｉ　ｃ＋　　　　　　　−（１
５）従って、出力がｒＬＪレベルからｒＨＪレベルに切
り替わるときのＩＣＩをＩＣＩ（Ｌ−１１１１ＩＣ２を
ＩＣＺ（Ｌ−Ｈ）＋　　ＶＡ！ｌをＶ　Ａｌｌ　（Ｌ　
−１１１とすると。

１ＣＩ（Ｌ、Ｈ）＝　　　　ＩＯ−命命（１７）Ｉ　ｃ
ｚ＋ｔ−ｏ＋　＝　　　　　　Ｉ　ｏ　　　　　　・＝
（１Ｂ）となる。

しかして、出力がｒＨＪレベルに切り替わるとｒ　、、
ｓ＝　ｒ　Ｃ４＝　０　　　　　　・（２０）の関係が
成立する。

一方、　出力がｒＨＪレベルからｒＬＪレベルに切り替
わるときには上式（１１）　、　（１２）　、　（２０
）の関係に加えて、以下に示す式（２１）　、　（２２
）が成立する。

Ｉ　Ｃ２＝　Ｉ　ｅ：＋　　　　　　　　・（２１）Ｉ
Ｃ３−ＩＣＩ　　　　　・・−（２２）従って、出力が
ｒＨＪレベルからｒＬＪレベルに切り替わるときのＩｃ
ＩをＩＣＩ（Ｈ−９，ＩＣＺをＩＣ２（Ｈ−Ｌｌ、　　
ＶＡＩをＶ　Ａ１１　＋１１−　Ｌ）とすると。

■Ｃ目＋１−Ｌ）＝　　　　Ｉｏ　　　　　・・争（２
３）Ｉ　ｃｚｎ＋−ｔｒ　＝　　　　　Ｉ　Ｏ−（２４
）となる。

よって本例の回路によれば、スレシュホールドレベルｌ
　　ＶＡＩ（Ｌ−１，ＶＡＩｌよ−。及びヒステリシス
幅（ｖＡｌｌ（Ｌ、、Ｈ）　　ＶＡＩＩ（Ｈ−Ｌｌ）は
上式（１９）、　（２５）によって決定されるこ・とに
なる。

（発明の効果） 以上述べたように本発明によれば、シュミット回路の特
性を決定する各種パラメータが、定電流値そのものに依
存されないために、特性上のばらつきを低減し、安定な
回路動作を行うことができる。

【図面の簡単な説明】

第１図は本発明に係るシュミット回路の実施例を示す回
路図、第２図は従来例を示す回路図である。 １・・・エミッタ側接続点 ２，３・・・カレントミラー回路 Ｑ１〜Ｑ９・・・トランジスタ 第７図

Claims (1)

【特許請求の範囲】
1. １）差動増幅回路を構成する一対のトランジスタのエミ
   ッタ側接続点に定電流回路が接続され、これらのトラン
   ジスタに流れるコレクタ電流をカレントミラー回路で比
   較する回路において、前記定電流回路に流れる定電流値
   に比例する電流が前記カレントミラー回路に正帰還され
   ることを特徴とするシュミット回路。