JPS62614B2 - - Google Patents
Info
- Publication number
- JPS62614B2 JPS62614B2 JP5229085A JP5229085A JPS62614B2 JP S62614 B2 JPS62614 B2 JP S62614B2 JP 5229085 A JP5229085 A JP 5229085A JP 5229085 A JP5229085 A JP 5229085A JP S62614 B2 JPS62614 B2 JP S62614B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- output
- terminal
- charging
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000003990 capacitor Substances 0.000 claims description 45
- 238000006243 chemical reaction Methods 0.000 claims description 25
- 238000007599 discharging Methods 0.000 claims description 22
- 238000005259 measurement Methods 0.000 claims 3
- 238000010586 diagram Methods 0.000 description 10
- 230000007423 decrease Effects 0.000 description 3
- 230000001360 synchronised effect Effects 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/50—Analogue/digital converters with intermediate conversion to time interval
- H03M1/56—Input signal compared with linear ramp
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Exposure Control For Cameras (AREA)
- Indication In Cameras, And Counting Of Exposures (AREA)
- Analogue/Digital Conversion (AREA)
Description
【発明の詳細な説明】
本発明はＡ−Ｄ（アナログ−デイジタル）変換
回路（特に電圧−時間変換型Ａ−Ｄ変換回路）を
利用したカメラを対象とする。
回路（特に電圧−時間変換型Ａ−Ｄ変換回路）を
利用したカメラを対象とする。
電圧−時間変換型Ａ−Ｄ変換回路として第５図
のような回路が一般に知られている。
のような回路が一般に知られている。
同図に示すように、正と負の入力端子を有する
一個の電圧比較器A0と電源Vcc端子と接地電位端
子間に定電流源回路I0とコンデンサCoを直列接続
するとともに、コンデンサCoに並列接続された
スイツチングトランジスタQ0からなる充放電回
路とを有し、上記電圧比較器の正の入力端子には
アナログ入力電圧Vinを印加し負の入力端子には
上記充放電回路の出力電圧を印加し、上記充放電
回路のスイツチングトランジスタQ0は一定の間
隔をもつて到来するクロツクパルスφｄによつて
駆動するものとし、上記電圧変換器A0の出力V0
と充放電用クロツクパルス電圧をインバータ回路
L5によつて反転させた反転出力及び遂次的
に到来するクロツクパルスφとをAND論理回路
L6の入力に印加し、このAND論理回路の出力
Voutを変換出力として取り出すものである。
一個の電圧比較器A0と電源Vcc端子と接地電位端
子間に定電流源回路I0とコンデンサCoを直列接続
するとともに、コンデンサCoに並列接続された
スイツチングトランジスタQ0からなる充放電回
路とを有し、上記電圧比較器の正の入力端子には
アナログ入力電圧Vinを印加し負の入力端子には
上記充放電回路の出力電圧を印加し、上記充放電
回路のスイツチングトランジスタQ0は一定の間
隔をもつて到来するクロツクパルスφｄによつて
駆動するものとし、上記電圧変換器A0の出力V0
と充放電用クロツクパルス電圧をインバータ回路
L5によつて反転させた反転出力及び遂次的
に到来するクロツクパルスφとをAND論理回路
L6の入力に印加し、このAND論理回路の出力
Voutを変換出力として取り出すものである。
この回路の動作の概略を説明すれば次の通りで
ある。
ある。
先ず、充放電用クロツクパルスφｄが高レベル
“Ｈ”（“１”レベル）となるとスイツチングトラ
ンジスタQ0がオンとなり、これによりコンデン
サC0の充電電荷はこのトランジスタQ0を介して
放電される。そして、コンデンサCoの容量を小
さくしておけばこの放電は比較的早くなされるか
ら、コンデンサCoの端子間電圧は0Vとなる。こ
の電圧は入力電圧Vinより低くなるからその出力
V0は“Ｈ”レベルとなる。次に充放電用のクロ
ツクパルスφｄは直ちに“Ｌ”レベル（“０”レ
ベル）となると、その反転出力は“Ｈ”レベ
ルとなる。
“Ｈ”（“１”レベル）となるとスイツチングトラ
ンジスタQ0がオンとなり、これによりコンデン
サC0の充電電荷はこのトランジスタQ0を介して
放電される。そして、コンデンサCoの容量を小
さくしておけばこの放電は比較的早くなされるか
ら、コンデンサCoの端子間電圧は0Vとなる。こ
の電圧は入力電圧Vinより低くなるからその出力
V0は“Ｈ”レベルとなる。次に充放電用のクロ
ツクパルスφｄは直ちに“Ｌ”レベル（“０”レ
ベル）となると、その反転出力は“Ｈ”レベ
ルとなる。
このとき、スイツチングトランジスタQ0はオ
フ状態となつてコンデンサCoの放電経路は遮断
され、コンデンサCoはその両端電圧が徐々に高
くなるように、定電流源I0からの電流によつて充
電される。φｄの“Ｌ”レベルの期間をTdとす
れば、コンデンサCoの最大充電電圧VmaxはＩ０Ｔｄ／Ｃ
ｏ となる。このφｄが“Ｌ”レベルの期間、コンデ
ンサCoの最大充電電圧VmaxはＩ０Ｔｄ／Ｃｏとなる。こ
の φｄが“Ｌ”レベルの期間、コンデンサCoの充
電電圧が入力電圧Vinより低い間は電圧比較器A0
の出力電圧V0は“Ｈ”レベルとなり、従つて、
AND論理回路L6の出力Voutには遂次的に到来す
るクロツクパルスφの波形がそのまま出ることと
なる。そして充電電圧が入力電圧Vinを超えるよ
うになると、電圧比較器A0の入力状態が変化す
るため、その出力V0は反転し“Ｌ”レベルとな
る。このため、AND論理回路L6のゲートが閉
じ、出力Voutは“Ｌ”レベルとなる。したがつ
て、出力Voutにクロツクパルスが表われた時間
ｔを測定することにより、又はそのクロツクパル
スの数をカウンタ回路等により数えることにより
アナログ入力電圧の値を知ることができるものと
なる。
フ状態となつてコンデンサCoの放電経路は遮断
され、コンデンサCoはその両端電圧が徐々に高
くなるように、定電流源I0からの電流によつて充
電される。φｄの“Ｌ”レベルの期間をTdとす
れば、コンデンサCoの最大充電電圧VmaxはＩ０Ｔｄ／Ｃ
ｏ となる。このφｄが“Ｌ”レベルの期間、コンデ
ンサCoの最大充電電圧VmaxはＩ０Ｔｄ／Ｃｏとなる。こ
の φｄが“Ｌ”レベルの期間、コンデンサCoの充
電電圧が入力電圧Vinより低い間は電圧比較器A0
の出力電圧V0は“Ｈ”レベルとなり、従つて、
AND論理回路L6の出力Voutには遂次的に到来す
るクロツクパルスφの波形がそのまま出ることと
なる。そして充電電圧が入力電圧Vinを超えるよ
うになると、電圧比較器A0の入力状態が変化す
るため、その出力V0は反転し“Ｌ”レベルとな
る。このため、AND論理回路L6のゲートが閉
じ、出力Voutは“Ｌ”レベルとなる。したがつ
て、出力Voutにクロツクパルスが表われた時間
ｔを測定することにより、又はそのクロツクパル
スの数をカウンタ回路等により数えることにより
アナログ入力電圧の値を知ることができるものと
なる。
しかしながら、上記変換回路は以下に示すよう
な欠点を有する。
な欠点を有する。
(1) 上述のように第５図に示したような一般の積
分型Ａ−Ｄ変換回路では、コンデンサCoに蓄
積された電荷を零電位になるまで放電させ、し
かる後入力電圧に達するまでの時間を基準とし
てこの回路を動作させることにしているため、
充放電のための時間がかかり、変換スピードが
遅くなる。
分型Ａ−Ｄ変換回路では、コンデンサCoに蓄
積された電荷を零電位になるまで放電させ、し
かる後入力電圧に達するまでの時間を基準とし
てこの回路を動作させることにしているため、
充放電のための時間がかかり、変換スピードが
遅くなる。
(2) トランジスタQ0はオンオフ動作を何回も繰
り返すものであるため、そこに残り電圧が生ず
るという現象が起り、このため、放電時にコン
デンサの端子間が完全にグランドレベルとなら
ない場合が生ずる、すなわち、グランドレベル
が各動作毎に異なることとなり、したがつて正
確な変換ができない。
り返すものであるため、そこに残り電圧が生ず
るという現象が起り、このため、放電時にコン
デンサの端子間が完全にグランドレベルとなら
ない場合が生ずる、すなわち、グランドレベル
が各動作毎に異なることとなり、したがつて正
確な変換ができない。
(3) トランジスタQ0のオン抵抗の設計値に対す
る製造上のバラツキがあり、このため、製品毎
に放電時定数が異なることになり量産した場合
に再現性が悪く、歩留りの向上が図れない。
る製造上のバラツキがあり、このため、製品毎
に放電時定数が異なることになり量産した場合
に再現性が悪く、歩留りの向上が図れない。
したがつて本発明の目的とするところは、Ａ−
Ｄ変換回路を利用したカメラの精度を向上するこ
とにある。
Ｄ変換回路を利用したカメラの精度を向上するこ
とにある。
以下実施例を用いて図面を参照し本発明を具体
的に説明する。
的に説明する。
第１図Ａは本発明のカメラに使用されるＡ−Ｄ
変換回路の一例を示す回路図であり、同図に示す
ように、２つの入力端子（＋と−）と１つの出力
端子を有する第１と第２の電圧比較器A1，A2
と、電源電圧Vcc端子と接地電位端子間に定電流
源回路I01とコンデンサCoを直列接続し、このコ
ンデンサCoと定電流源回路I01との接続点と接地
電位端子間にnpnスイツチングトランジスタQ1を
接続してなる充放電用回路１とからなり、上記第
１の電圧比較器A1の正（＋）の入力端子にはア
ナログ入力電圧Vinを印加し、負（−）の入力端
子は上記充放電回路１の出力点に接続し、第２の
電圧比較器A2の正（＋）の入力端子は上記充放
電回路１の出力点に接続し、負（−）の入力端子
には、入力アナログ電圧Vinの最低値を目安とし
てそれより低い電圧を基準電圧ＶRefとした電圧
を印加する。なお、この入力アナログ電圧Vin
は、用途によつて、例えば後述するようなカメラ
用ICの露出表示システムにおける場合には周囲
の明るさに基づく電圧が全く零電位となることは
ありえないから、そのときの雨天時等に対応する
電圧を最低値として設定し、これよりもわずかに
低い電圧を基準電圧として設定すればよい。そし
て、上記スイツチングトランジスタQ1のベース
には、一定の期間をおいて到来するパルスφｄと
上記第２の電圧比較器A2の出力V2を２入力とす
るNAND論理回路L1とこの論理回路L1の出力V5
を反転させるインバータ回路L2とを介した充放
電信号V4を印加し、上記電圧比較器A1，A2の出
力V1，V2と、パルスφｄを反転させるインバー
タ回路L5の出力φｄ及びクロツクパルスφ０を
４入力とするAND論理回路L4を設け、その出力
をVoutとする。
変換回路の一例を示す回路図であり、同図に示す
ように、２つの入力端子（＋と−）と１つの出力
端子を有する第１と第２の電圧比較器A1，A2
と、電源電圧Vcc端子と接地電位端子間に定電流
源回路I01とコンデンサCoを直列接続し、このコ
ンデンサCoと定電流源回路I01との接続点と接地
電位端子間にnpnスイツチングトランジスタQ1を
接続してなる充放電用回路１とからなり、上記第
１の電圧比較器A1の正（＋）の入力端子にはア
ナログ入力電圧Vinを印加し、負（−）の入力端
子は上記充放電回路１の出力点に接続し、第２の
電圧比較器A2の正（＋）の入力端子は上記充放
電回路１の出力点に接続し、負（−）の入力端子
には、入力アナログ電圧Vinの最低値を目安とし
てそれより低い電圧を基準電圧ＶRefとした電圧
を印加する。なお、この入力アナログ電圧Vin
は、用途によつて、例えば後述するようなカメラ
用ICの露出表示システムにおける場合には周囲
の明るさに基づく電圧が全く零電位となることは
ありえないから、そのときの雨天時等に対応する
電圧を最低値として設定し、これよりもわずかに
低い電圧を基準電圧として設定すればよい。そし
て、上記スイツチングトランジスタQ1のベース
には、一定の期間をおいて到来するパルスφｄと
上記第２の電圧比較器A2の出力V2を２入力とす
るNAND論理回路L1とこの論理回路L1の出力V5
を反転させるインバータ回路L2とを介した充放
電信号V4を印加し、上記電圧比較器A1，A2の出
力V1，V2と、パルスφｄを反転させるインバー
タ回路L5の出力φｄ及びクロツクパルスφ０を
４入力とするAND論理回路L4を設け、その出力
をVoutとする。
かかる回路構成による回路動作は以下の通りで
ある。第１図Ｂは上記回路の動作説明のための電
圧波形図である。第１図ＡとＢを用いて以下説明
する。以下の動作説明では、充放電用パルスφｄ
の到来間隔と、クロツクパルスφ０の到来期間と
の関係は第１図Ｂのように設定しておくものとす
る。
ある。第１図Ｂは上記回路の動作説明のための電
圧波形図である。第１図ＡとＢを用いて以下説明
する。以下の動作説明では、充放電用パルスφｄ
の到来間隔と、クロツクパルスφ０の到来期間と
の関係は第１図Ｂのように設定しておくものとす
る。
先ず電源電圧Vccが印加された状態では上記回
路における充放電回路１のコンデンサCoには定
電流源回路I01を介して電源電圧Vccが充電され、
その端子の電圧ＶDはVccレベルとなつている
（第１図Ｂの一点鎖線がＶDの電圧波形を示す）。
アナログ入力電圧が第１図ＢのＶDのところで示
す実線のような波形のレベルとなつているとすれ
ば、このときの第１の電圧比較器A1の出力電位
V1は、負（−）の入力端子の電圧ＶDが正（＋）
の入力端子の電圧Vinよりも高くなつていること
より、低レベル（“０”）となつており、また、基
準電圧ＶRefを前述の条件を満足させて、第１図
ＢのＶDのところに示した点数の波形となるよう
に設定すれば第２の電圧比較器A2の出力V2は正
（＋）の入力端子の電圧ＶDが負（−）の入力端子
の電圧ＶRefよりも高くなつていることより、高
レベル（“１”）となる。このときのAND論理回
路L4の出力Voutは、上記電圧比較器A1の出力V1
が低レベル（“０”）であることより、他の入力が
どんなレベル状態であつても低レベル（“０”）を
出力する。
路における充放電回路１のコンデンサCoには定
電流源回路I01を介して電源電圧Vccが充電され、
その端子の電圧ＶDはVccレベルとなつている
（第１図Ｂの一点鎖線がＶDの電圧波形を示す）。
アナログ入力電圧が第１図ＢのＶDのところで示
す実線のような波形のレベルとなつているとすれ
ば、このときの第１の電圧比較器A1の出力電位
V1は、負（−）の入力端子の電圧ＶDが正（＋）
の入力端子の電圧Vinよりも高くなつていること
より、低レベル（“０”）となつており、また、基
準電圧ＶRefを前述の条件を満足させて、第１図
ＢのＶDのところに示した点数の波形となるよう
に設定すれば第２の電圧比較器A2の出力V2は正
（＋）の入力端子の電圧ＶDが負（−）の入力端子
の電圧ＶRefよりも高くなつていることより、高
レベル（“１”）となる。このときのAND論理回
路L4の出力Voutは、上記電圧比較器A1の出力V1
が低レベル（“０”）であることより、他の入力が
どんなレベル状態であつても低レベル（“０”）を
出力する。
次に、第１図Ｂに示すようなタイミングで充放
電用パルスφｄが印加される（“１”レベルとな
る）と、このφｄの“１”レベルと、上記電圧比
較器A2の出力“１”レベルとによりNAND論理
回路L1が開き、その出力V5は“０”レベルとな
る。これによつてインバータL2の出力V4が
“１”レベルとなり、スイツチングトランジスタ
Q1をオンさせる。このQ1オンにより、コンデン
サCoは放電を開始し、このため、コンデンサCo
の端子間電圧ＶDはグランド（GND）レベルに向
つて低下する。
電用パルスφｄが印加される（“１”レベルとな
る）と、このφｄの“１”レベルと、上記電圧比
較器A2の出力“１”レベルとによりNAND論理
回路L1が開き、その出力V5は“０”レベルとな
る。これによつてインバータL2の出力V4が
“１”レベルとなり、スイツチングトランジスタ
Q1をオンさせる。このQ1オンにより、コンデン
サCoは放電を開始し、このため、コンデンサCo
の端子間電圧ＶDはグランド（GND）レベルに向
つて低下する。
このコンデンサCoの端子間電圧ＶDの電位低下
中の段階により上記それぞれの出力点の状態が変
化する。すなわち、上記コンデンサCoの端子間
電圧ＶDが低下し、入力電圧Vinよりも低くなる
と、第１の電圧比較器A1の出力は、正（＋）の
入力電圧Vinが高くなることにより、反転し高レ
ベル（“１”）となり、上記コンデンサCoの端子
間電圧ＶDが基準電圧ＶRefを下まわると、第２の
電圧比較器A2は、その負（−）の入力電圧ＶRef
が高くなることより低レベル（“０”）となる。
中の段階により上記それぞれの出力点の状態が変
化する。すなわち、上記コンデンサCoの端子間
電圧ＶDが低下し、入力電圧Vinよりも低くなる
と、第１の電圧比較器A1の出力は、正（＋）の
入力電圧Vinが高くなることにより、反転し高レ
ベル（“１”）となり、上記コンデンサCoの端子
間電圧ＶDが基準電圧ＶRefを下まわると、第２の
電圧比較器A2は、その負（−）の入力電圧ＶRef
が高くなることより低レベル（“０”）となる。
この第２の電圧比較器A2の出力V2が“０”レ
ベルとなつた段段では、NAND論理回路L1の出力
V5は“１”レベルに反転することとなるから、
インバータの出力V4も“０”レベルに反転す
る。したがつて、このタイミングでスイツチング
トランジスタQ1がオフとなり、コンデンサCoは
再び充電を開始する。
ベルとなつた段段では、NAND論理回路L1の出力
V5は“１”レベルに反転することとなるから、
インバータの出力V4も“０”レベルに反転す
る。したがつて、このタイミングでスイツチング
トランジスタQ1がオフとなり、コンデンサCoは
再び充電を開始する。
この充電によつてコンデンサCoの端子電圧ＶD
が基準電圧ＶRefより高くなると上記第２の電圧
比較器A2の出力電圧V2が“１”レベルに反転し
たタイミングにおけるAND論理回路L4の入力状
態に着目すれば、第１の電圧比較器A1の出力V1
が“１”レベルとなり、この段階では充放電パル
スφｄが“０”レベルとなつていることより、そ
の反転信号は“１”レベルとなつているた
め、出力Voutにはクロツクパルスφ０がそのま
ま出る。
が基準電圧ＶRefより高くなると上記第２の電圧
比較器A2の出力電圧V2が“１”レベルに反転し
たタイミングにおけるAND論理回路L4の入力状
態に着目すれば、第１の電圧比較器A1の出力V1
が“１”レベルとなり、この段階では充放電パル
スφｄが“０”レベルとなつていることより、そ
の反転信号は“１”レベルとなつているた
め、出力Voutにはクロツクパルスφ０がそのま
ま出る。
さらに、コンデンサCoの充電により端子間電
圧ＶDが入力電圧Vinの電位を超えると第１の電
圧比較器A1の出力は、その負（−）の入力電圧
ＶDが高くなることより、低レベル（“０”）に反
転する。したがつて上記AND回路L4の出力Vout
は低レベル（“０”）出力となる。
圧ＶDが入力電圧Vinの電位を超えると第１の電
圧比較器A1の出力は、その負（−）の入力電圧
ＶDが高くなることより、低レベル（“０”）に反
転する。したがつて上記AND回路L4の出力Vout
は低レベル（“０”）出力となる。
以上のことより、上記出力Voutに表われたク
ロツクパルスの期間t1を測定すること又は、カウ
ンタ回路等でクロツクパルスの到来個数を計測す
ることにより、入力電圧のデイジタル的な値を算
出することができる。
ロツクパルスの期間t1を測定すること又は、カウ
ンタ回路等でクロツクパルスの到来個数を計測す
ることにより、入力電圧のデイジタル的な値を算
出することができる。
また、入力電圧Vinが比較的低い状態のときに
は、上記同様な動作を経過して、出力Voutにク
ロツクパルスが現われる（例えば図中t2の期間）
ことになるから、このときのクロツクパルス到来
時間又は数を計測することによりデイジタル変換
ができる。
は、上記同様な動作を経過して、出力Voutにク
ロツクパルスが現われる（例えば図中t2の期間）
ことになるから、このときのクロツクパルス到来
時間又は数を計測することによりデイジタル変換
ができる。
以下同様にしてＡ−Ｄ変換が行われることとな
る。
る。
以下説明の本発明によれば以下に示すような
種々の効果が得られる。
種々の効果が得られる。
(1) 充放電回路１のコンデンサCoの充電電荷を
完全に零電位迄放電するのではなく、基準電圧
ＶRef直下で止め、以後充電を行ない、この充
電電圧が上記基準電圧ＶRefを超えたときから
変換動作を開始させることとしているため、従
来のように完全に零電位迄放電し尽くしてから
変換動作を開始するのに比較して変換スピード
が早くなる。
完全に零電位迄放電するのではなく、基準電圧
ＶRef直下で止め、以後充電を行ない、この充
電電圧が上記基準電圧ＶRefを超えたときから
変換動作を開始させることとしているため、従
来のように完全に零電位迄放電し尽くしてから
変換動作を開始するのに比較して変換スピード
が早くなる。
(2) トランジスタQ1のオン、オフ動作が頻繁に
行われることによりそこに残り電圧が生ずるこ
とにより、コンデンサCoが完全に放電し切れ
ないという問題が考えられるが本発明ではコン
デンサCoを完全に放電させる動作を必要とし
ないから上記問題は無視することができる。し
たがつて、変換精度が向上するものとなる。
行われることによりそこに残り電圧が生ずるこ
とにより、コンデンサCoが完全に放電し切れ
ないという問題が考えられるが本発明ではコン
デンサCoを完全に放電させる動作を必要とし
ないから上記問題は無視することができる。し
たがつて、変換精度が向上するものとなる。
(3) トランジスタQ1のオン抵抗が設計値に対し
て多少バラツキがあつても、本発明では、コン
デンサCoを完全に零電位まで放電させるもの
ではなく、基準電圧ＶRef近辺で止めておくも
のであるため、上記バラツキは従来回路のよう
に放電時定数に大きな影響力を有しないことよ
り、量産した場合にもはるかに歩留りの向上が
図れることとなる。
て多少バラツキがあつても、本発明では、コン
デンサCoを完全に零電位まで放電させるもの
ではなく、基準電圧ＶRef近辺で止めておくも
のであるため、上記バラツキは従来回路のよう
に放電時定数に大きな影響力を有しないことよ
り、量産した場合にもはるかに歩留りの向上が
図れることとなる。
第２図は本発明のカメラで使用されるＡ−Ｄ変
換回路における電圧比較器A1，A2の具体的回路
の一例を示す回路図である。
換回路における電圧比較器A1，A2の具体的回路
の一例を示す回路図である。
上記回路は同図に示すように、エミツタ結合型
npnトランジスタQ2，Q3のベースに入力in1，in2
を印加し、共通エミツタは定電流源回路I0を介し
て電源Vcc端子に接続し、コレクタはそれぞれ定
電流源回路I03，I04を介して接地（GND）端子に
接続し、負荷抵抗ＲLとnpnトランジスタQ4を直
列接続した出力回路の出力点から出力Voutを取
り出し、トランジスタQ4のベースは上記エミツ
タ結合トランジスタQ5のコレクタに接続してな
る。かかる構成の電圧比較器を用いれば集積度の
向上が図れることになる。
npnトランジスタQ2，Q3のベースに入力in1，in2
を印加し、共通エミツタは定電流源回路I0を介し
て電源Vcc端子に接続し、コレクタはそれぞれ定
電流源回路I03，I04を介して接地（GND）端子に
接続し、負荷抵抗ＲLとnpnトランジスタQ4を直
列接続した出力回路の出力点から出力Voutを取
り出し、トランジスタQ4のベースは上記エミツ
タ結合トランジスタQ5のコレクタに接続してな
る。かかる構成の電圧比較器を用いれば集積度の
向上が図れることになる。
この他、電圧比較器の具体的構成はいかなるも
のであつてもよい。
のであつてもよい。
第３図は、本発明に従つてＡ−Ｄ変換回路をカ
メラ用ICの露出表示システルに利用した場合の
ブロツク線図である。
メラ用ICの露出表示システルに利用した場合の
ブロツク線図である。
同図に示すように、被写体の照度を光電変換器
２により検出する。一方、設定された絞り値及び
シヤツタースピード値を電圧変換し、それを対数
圧縮器によつて対数変換し、絞り電圧Ｆおよびス
ピード電圧Ｓを得る。そしてこれら３両者を演算
回路８に入力し、各電圧値に応答する出力を得
る。そしてこの出力を増幅器４によつて増幅し、
この増幅出力を本発明のＡ−Ｄ変換器５によつて
デイジタル値に変換し、このデイジタル値をカウ
ンタ回路６によつて計測し、この計測値をデコー
ダ７に入力に、このデコーダ７によつて表示すべ
き位置のフオトダイオード８を点灯させることに
よつて適正露出値を得るようにしてなる。
２により検出する。一方、設定された絞り値及び
シヤツタースピード値を電圧変換し、それを対数
圧縮器によつて対数変換し、絞り電圧Ｆおよびス
ピード電圧Ｓを得る。そしてこれら３両者を演算
回路８に入力し、各電圧値に応答する出力を得
る。そしてこの出力を増幅器４によつて増幅し、
この増幅出力を本発明のＡ−Ｄ変換器５によつて
デイジタル値に変換し、このデイジタル値をカウ
ンタ回路６によつて計測し、この計測値をデコー
ダ７に入力に、このデコーダ７によつて表示すべ
き位置のフオトダイオード８を点灯させることに
よつて適正露出値を得るようにしてなる。
かかるシステムに上記Ａ−Ｄ変換器５を用いれ
ば、精度のよい露出表示ができる。
ば、精度のよい露出表示ができる。
第４図は、本発明のＡ−Ｄ変換回路の他の実施
例を示す。この回路の特徴は、充放電回路１を形
成する定電流回路I0はトランジスタQ5〜Q9より
構成され、その動作はスイツチングトランジスタ
Q10によつて制御されることにあり、さらに論理
回路L5〜L10が付加されていることにある。第４
図Ｂはその回路の動作波形を示す。この実施例に
よれば、コンデンサCoの端子電圧が基準電圧ＶR
ｅｆに達してから次のクロツクパルスが来るまで充
電をとめ、コンデンサ端子電圧をＶRefでホール
ドする。これによりＶRefから未知の入力電圧ま
で充電する時間を正確にデイジタル化出来る。こ
れは、上述の第１図の実施例のコンデンサCoの
端子電圧がＶRefに達するタイミングがクロツク
パルスに同期していない場合に比べ、変換誤差を
少なくすることができる。
例を示す。この回路の特徴は、充放電回路１を形
成する定電流回路I0はトランジスタQ5〜Q9より
構成され、その動作はスイツチングトランジスタ
Q10によつて制御されることにあり、さらに論理
回路L5〜L10が付加されていることにある。第４
図Ｂはその回路の動作波形を示す。この実施例に
よれば、コンデンサCoの端子電圧が基準電圧ＶR
ｅｆに達してから次のクロツクパルスが来るまで充
電をとめ、コンデンサ端子電圧をＶRefでホール
ドする。これによりＶRefから未知の入力電圧ま
で充電する時間を正確にデイジタル化出来る。こ
れは、上述の第１図の実施例のコンデンサCoの
端子電圧がＶRefに達するタイミングがクロツク
パルスに同期していない場合に比べ、変換誤差を
少なくすることができる。
次に、第４図Ｂの波形図を参照して、第４図Ａ
の回路の動作を詳細に説明する。
の回路の動作を詳細に説明する。
(1) 時刻t0以前；クロツク信号φ０を分周するこ
とにより得られた制御パルスφｄがローからハ
イとなる時刻t0以前においては、コンデンサの
端子電圧ＶD、入力電圧Vin、基準電圧ＶRefに
ついてＶD＞Vin、ＶD＞ＶRefの関係が成立す
る。
とにより得られた制御パルスφｄがローからハ
イとなる時刻t0以前においては、コンデンサの
端子電圧ＶD、入力電圧Vin、基準電圧ＶRefに
ついてＶD＞Vin、ＶD＞ＶRefの関係が成立す
る。
従つて、第１の電圧比較器A1の出力V1はロ
ーレベル、第２の電圧比較器A2の出力V2はハ
イレベル、ナンド回路L1の出力V3はハイレベ
ル、インバータ回路L2の出力V4はローレベル
となり、放電用トランジスタQ0はオフとな
る。一方、第２の電圧比較器A2の出力Ｖに接
続されたインバータ回路L5の出力V5はローレ
ベルとなり、そのクロツク入力端子φにクロツ
ク信号φ０が印加されそのデータ入力端子Ｄに
インバータ回路L5の出力V5が印加された遅延
型フリツプフロツプ（以下Ｄ型Ｆ／Ｆと言う）
L6の出力V6はローレベル、ナンド回路L7の出
力V8はハイレベル、インバータ回路L8の出力
V8はローレベルとなり、制御トランジスタQ10
はオフとなる。従つて、定電流源回路I0におい
て基準電圧ＶRefから抵抗を介してダイオード
接続トランジスタQ8，Q9に定電流が流れるた
め、充電用トランジスタQ5のエミツタ・コレ
クタ径路を介してコンデンサCoに充電電流が
流れ、端子電圧ＶDは上昇する。
ーレベル、第２の電圧比較器A2の出力V2はハ
イレベル、ナンド回路L1の出力V3はハイレベ
ル、インバータ回路L2の出力V4はローレベル
となり、放電用トランジスタQ0はオフとな
る。一方、第２の電圧比較器A2の出力Ｖに接
続されたインバータ回路L5の出力V5はローレ
ベルとなり、そのクロツク入力端子φにクロツ
ク信号φ０が印加されそのデータ入力端子Ｄに
インバータ回路L5の出力V5が印加された遅延
型フリツプフロツプ（以下Ｄ型Ｆ／Ｆと言う）
L6の出力V6はローレベル、ナンド回路L7の出
力V8はハイレベル、インバータ回路L8の出力
V8はローレベルとなり、制御トランジスタQ10
はオフとなる。従つて、定電流源回路I0におい
て基準電圧ＶRefから抵抗を介してダイオード
接続トランジスタQ8，Q9に定電流が流れるた
め、充電用トランジスタQ5のエミツタ・コレ
クタ径路を介してコンデンサCoに充電電流が
流れ、端子電圧ＶDは上昇する。
(2) 時刻t0；制御パルスφｄがローからハイとな
る時刻t0においては、V3がハイからローに変化
し、V4がローからハイに変化する。従つて、
放電用トランジスタQ0がオンとなり、コンデ
ンサC0の端子電圧ＶDは急激に低下する。
る時刻t0においては、V3がハイからローに変化
し、V4がローからハイに変化する。従つて、
放電用トランジスタQ0がオンとなり、コンデ
ンサC0の端子電圧ＶDは急激に低下する。
(3) 時刻t1；ＶDがVin以下となる時刻t1において
は、V1がローからハイに変化するが、他の電
圧V2〜V8は時刻t1以前のそれぞれの状態を保持
する。
は、V1がローからハイに変化するが、他の電
圧V2〜V8は時刻t1以前のそれぞれの状態を保持
する。
(4) 時刻t2；ＶDがＶRef以下となる時刻t2におい
て、V2がハイからローに変化し、V3がローか
らハイに変化し、V4がハイからローに変化す
るため、放電用トランジスタQ0はオフとな
る。一方、V2がローとなることにより、V5が
ハイとなるが、Ｄ型Ｆ／Ｆ L6の出力V6は以
前のローレベルを保持する。V7はハイレベル
を保持し、V8はローレベルを保持するため、
充電用トランジスタQ5のエミツタ・コレクタ
径路を介してコンデンサC0に充電電流が流
れ、端子電圧ＶDは上昇を開始する。
て、V2がハイからローに変化し、V3がローか
らハイに変化し、V4がハイからローに変化す
るため、放電用トランジスタQ0はオフとな
る。一方、V2がローとなることにより、V5が
ハイとなるが、Ｄ型Ｆ／Ｆ L6の出力V6は以
前のローレベルを保持する。V7はハイレベル
を保持し、V8はローレベルを保持するため、
充電用トランジスタQ5のエミツタ・コレクタ
径路を介してコンデンサC0に充電電流が流
れ、端子電圧ＶDは上昇を開始する。
(5) 時刻t3；制御パルスφｄがハイからローに変
化する時刻t3においては、各電圧V1〜V8はそれ
ぞれの以前の状態を保持する。
化する時刻t3においては、各電圧V1〜V8はそれ
ぞれの以前の状態を保持する。
(6) 時刻t4；クロツク信号φ０がハイからローに
変化する時刻t4においては、このクロツク信号
φ０がハイからローに変化するとＤ型Ｆ／Ｆ
L6は出力信号のデータ更新を行うため、その
出力V6はハイレベルに変化す。しかし、V7は
ハイレベルに保持され、V8はローレベルに保
持されるため、コンデンサCoへの充電が続行
される。
変化する時刻t4においては、このクロツク信号
φ０がハイからローに変化するとＤ型Ｆ／Ｆ
L6は出力信号のデータ更新を行うため、その
出力V6はハイレベルに変化す。しかし、V7は
ハイレベルに保持され、V8はローレベルに保
持されるため、コンデンサCoへの充電が続行
される。
(7) 時刻t5；ＶDがＶRef以上となる時刻t5におい
て、V2がローからハイに変化するが、V3はハ
イレベルに、V4はローレベルに保持されるた
め、放電用トランジスタQ0はオフである。
て、V2がローからハイに変化するが、V3はハ
イレベルに、V4はローレベルに保持されるた
め、放電用トランジスタQ0はオフである。
一方、この時刻t5でV5はハイからローに変化
するが、Ｄ型Ｆ／Ｆ L6の出力V6は以前のハ
イレベルを保持するため、V7はロー、V8はハ
イとなつて、制御トランジスタQ10はオン、充
電用トランジスタQ5はオフとなる。
するが、Ｄ型Ｆ／Ｆ L6の出力V6は以前のハ
イレベルを保持するため、V7はロー、V8はハ
イとなつて、制御トランジスタQ10はオン、充
電用トランジスタQ5はオフとなる。
従つて、この時刻t5においては、放電用トラ
ンジスタQ0と充電用トランジスタQ5とが同時
オフのため、コンデンサCoの端子電圧ＶDは基
準電圧ＶRefより若干高い電圧に保持される。
ンジスタQ0と充電用トランジスタQ5とが同時
オフのため、コンデンサCoの端子電圧ＶDは基
準電圧ＶRefより若干高い電圧に保持される。
(8) 時刻t6；クロツク信号φ０がハイからローに
変化する時刻t0においては、ローレベルのV5に
応答してＤ型Ｆ／Ｆ L6の出力V6はローレベ
ルとなり、V7はハイレベル、V8はローレベル
となつて、制御用トランジスタQ10はオフ、充
電用トランジスタQ5はオンとなる。一方、ロ
ーレベルのV4により、放電用トランジスタQ0
はオフとなり、コンデンサCoの端子電圧ＶDは
再び上昇を開始するとともに、アンド回路L4
の出力よりクロツク信号φ０に同期した計数出
力パルスVoutが得られる。
変化する時刻t0においては、ローレベルのV5に
応答してＤ型Ｆ／Ｆ L6の出力V6はローレベ
ルとなり、V7はハイレベル、V8はローレベル
となつて、制御用トランジスタQ10はオフ、充
電用トランジスタQ5はオンとなる。一方、ロ
ーレベルのV4により、放電用トランジスタQ0
はオフとなり、コンデンサCoの端子電圧ＶDは
再び上昇を開始するとともに、アンド回路L4
の出力よりクロツク信号φ０に同期した計数出
力パルスVoutが得られる。
(9) 時刻t7；ＶDがVin以上となる時刻t7において
は、V1はハイからローに変化し、アンド回路
L4の計数出力パルスVoutもローレベルとな
る。一方、他の電圧V2〜V8はそれぞれ以前の
各状態を保持する。
は、V1はハイからローに変化し、アンド回路
L4の計数出力パルスVoutもローレベルとな
る。一方、他の電圧V2〜V8はそれぞれ以前の
各状態を保持する。
(10) 時刻t8；制御パルスφｄがローからハイに変
化する時刻t8においては、V3がハイからロー
に、V4がローからハイに変化し、放電用トラ
ンジスタQ0がオンとなつて、コンデンサCoの
端子電圧ＶDが急速に低下して、先に説明した
時刻t1〜t7の動作をくりかえす。
化する時刻t8においては、V3がハイからロー
に、V4がローからハイに変化し、放電用トラ
ンジスタQ0がオンとなつて、コンデンサCoの
端子電圧ＶDが急速に低下して、先に説明した
時刻t1〜t7の動作をくりかえす。
以上の動作説明から明らかなように、コンデン
サCoの端子電圧ＶDが基準電圧ＶRefに達した後次
のクロツク信号φ０がハイからローに変化する以
前は充放電を中断して端子電圧ＶDを基準電圧ＶR
ｅｆに近い値にホールドし、クロツク信号φ０がハ
イからローに変化する時刻t6よりこのホールド値
かや入力電圧Vinまでの充電を開始するとともに
クロツク信号φ０の計数を開始するため、Ａ−Ｄ
変換誤差を小とすることができる。
サCoの端子電圧ＶDが基準電圧ＶRefに達した後次
のクロツク信号φ０がハイからローに変化する以
前は充放電を中断して端子電圧ＶDを基準電圧ＶR
ｅｆに近い値にホールドし、クロツク信号φ０がハ
イからローに変化する時刻t6よりこのホールド値
かや入力電圧Vinまでの充電を開始するとともに
クロツク信号φ０の計数を開始するため、Ａ−Ｄ
変換誤差を小とすることができる。
第１図Ａおよび第４図Ａは本発明のカメラに使
用されるＡ−Ｄ変換器の一例を示す回路図であ
り、第１図Ｂおよび第４図Ｂはその動作説明のた
めの電圧波形図であり、第２図は電圧比較器の一
例を示す回路図であり、第３図は本発明の応用の
一例を示すブロツク線図であり、第５図は従来の
Ａ−Ｄ変換器の一例を示す回路図である。 １……充放電回路、２……光電変換器、３……
対数圧縮器、４……増幅器、５……Ａ−Ｄ変換
器、６……カウンタ回路、７……デコーダ、８…
…フオトダイオード、Q0，Q1〜Q10……トランジ
スタ、Co……コンデンサ、I0，I01〜I04……定電
流源回路、L1〜L10……論理回路、ＲL……負荷抵
抗、A0，A1，A2……電圧比較器。
用されるＡ−Ｄ変換器の一例を示す回路図であ
り、第１図Ｂおよび第４図Ｂはその動作説明のた
めの電圧波形図であり、第２図は電圧比較器の一
例を示す回路図であり、第３図は本発明の応用の
一例を示すブロツク線図であり、第５図は従来の
Ａ−Ｄ変換器の一例を示す回路図である。 １……充放電回路、２……光電変換器、３……
対数圧縮器、４……増幅器、５……Ａ−Ｄ変換
器、６……カウンタ回路、７……デコーダ、８…
…フオトダイオード、Q0，Q1〜Q10……トランジ
スタ、Co……コンデンサ、I0，I01〜I04……定電
流源回路、L1〜L10……論理回路、ＲL……負荷抵
抗、A0，A1，A2……電圧比較器。
Claims (1)
- １ 被写体の照度の情報、絞り値の情報およびシ
ヤツタースピードの情報が入力されることによつ
てその出力より適正露出値の情報を出力する演算
回路と、上記演算回路の適正露出値の情報をデジ
タル値に変換するＡ−Ｄ変換回路とを具備するカ
メラであつて、上記Ａ−Ｄ変換回路は少なくと
も、２つの入力端子と１つの出力端子とをそれぞ
れ有する第１と第２の電圧比較器と、充放電コン
デンサと、上記充放電コンデンサに接続された充
電手段と上記充放電コンデンサに接続された放電
用スイツチング手段とからなる充放電回路とを具
備し、上記第１の電圧比較器の一方の入力端子に
は上記演算回路の上記出力よりの上記適正露出値
の情報を印加し他方の入力端子には上記充放電コ
ンデンサの端子電圧を印加し、上記第２の電圧比
較器の一方の入力端子には上記充放電コンデンサ
の端子電圧を印加し他方の入力端子には上記適正
露出値の情報との関係において設定した基準電圧
を印加してなるＡ−Ｄ変換回路であつて、そのク
ロツク入力端子にクロツク信号が印加されそのデ
ータ入力端子が上記第２の電圧比較器の上記出力
端子の信号に応答して上記充電手段を制御する遅
延型フリツプフロツプをさらに具備し、上記放電
用スイツチング手段を介しての上記充放電コンデ
ンサの放電により上記端子電圧が上記基準電圧よ
り低い値となつた時、上記第２の電圧比較器の出
力は上記放電用スイツチング手段を非導通とせし
め上記遅延型フリツプフロツプの出力は上記充電
手段を制御せしめることによつて上記端子電圧を
上昇させ、かかる上昇によつて上記端子電圧が上
記基準電圧に達した時上記遅延型フリツプフロツ
プの出力は上記充電手段の充電動作を中断するこ
とにより上記端子電圧を上記基準電圧に近い値に
保持せしめ、その後上記クロツク信号のレベルが
所定状態に変化した時上記遅延型フリツプフロツ
プの出力は上記充電手段を制御せしめることによ
り上記端子電圧を再び上昇せしめるとともに上記
第１と第２の電圧比較器の出力および上記遅延型
フリツプフロツプの出力に基づいて上記クロツク
信号の計測を開始し、上記端子電圧が上記適正露
出値の情報の値以上となつた時上記第１と第２の
電圧比較器の出力および上記遅延型フリツプフロ
ツプの出力に基づいて上記クロツク信号の計測を
停止し、かかる停止された計測クロツク信号によ
りデジタル化された適正露出値のデジタル情報を
得ることを特徴とするカメラ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5229085A JPS60223226A (ja) | 1985-03-18 | 1985-03-18 | カメラ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5229085A JPS60223226A (ja) | 1985-03-18 | 1985-03-18 | カメラ |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP51073162A Division JPS6056332B2 (ja) | 1976-06-23 | 1976-06-23 | Ａ−ｄ変換回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60223226A JPS60223226A (ja) | 1985-11-07 |
| JPS62614B2 true JPS62614B2 (ja) | 1987-01-08 |
Family
ID=12910671
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5229085A Granted JPS60223226A (ja) | 1985-03-18 | 1985-03-18 | カメラ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60223226A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63111520U (ja) * | 1987-01-10 | 1988-07-18 | ||
| JP2010062537A (ja) * | 2008-08-08 | 2010-03-18 | Semiconductor Energy Lab Co Ltd | 光電変換装置、及び当該光電変換装置を具備する電子機器 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10794761B2 (en) * | 2018-11-09 | 2020-10-06 | Linear Technology Holding Llc | Logarithmic scale analog to digital converter for wide dynamic range avalanche photodiode current companding |
-
1985
- 1985-03-18 JP JP5229085A patent/JPS60223226A/ja active Granted
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63111520U (ja) * | 1987-01-10 | 1988-07-18 | ||
| JP2010062537A (ja) * | 2008-08-08 | 2010-03-18 | Semiconductor Energy Lab Co Ltd | 光電変換装置、及び当該光電変換装置を具備する電子機器 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS60223226A (ja) | 1985-11-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3419784A (en) | Magnitude-to-frequency converters | |
| JPS6255734B2 (ja) | ||
| JPS62614B2 (ja) | ||
| JPS6056332B2 (ja) | Ａ−ｄ変換回路 | |
| US4303880A (en) | Gated precision offset circuit for a digital meter having a dual slope analog-to-digital converter | |
| US4291297A (en) | Single ramp comparison analog to digital converter | |
| JPS5914739Y2 (ja) | 露出計におけるデジタル表示回路 | |
| JPS6246338Y2 (ja) | ||
| US3725905A (en) | Monolithic analog-to-digital converter | |
| US4939519A (en) | Apparatus for method and a high precision analog-to-digital converter | |
| JPH0583135A (ja) | ２重積分型ａ／ｄコンバータ | |
| JPH0795690B2 (ja) | Ａ／ｄ変換器 | |
| JPH09196975A (ja) | 信号出力回路及びピーク検出回路 | |
| JP4015920B2 (ja) | 時定数回路 | |
| JPS625664Y2 (ja) | ||
| JPH0583007B2 (ja) | ||
| JPH0648434Y2 (ja) | 電圧―パルス幅変換器 | |
| JPH0722994Y2 (ja) | 交流通電時間検出回路 | |
| JPS6241262Y2 (ja) | ||
| JPH0241954Y2 (ja) | ||
| JPS5812140Y2 (ja) | レベル表示装置 | |
| JPH07202701A (ja) | 積分回路及びそれを用いたバッテリチャージャ | |
| JPS5950612A (ja) | Ａ−ｄ変換器 | |
| JPH0722950A (ja) | Ａｄ変換回路 | |
| JPS5935215B2 (ja) | アナログ・ディジタル変換器 |