JPS6264272A - Ｐｗｍインバ−タの制御装置 - Google Patents
Ｐｗｍインバ−タの制御装置Info
- Publication number
- JPS6264272A JPS6264272A JP60200536A JP20053685A JPS6264272A JP S6264272 A JPS6264272 A JP S6264272A JP 60200536 A JP60200536 A JP 60200536A JP 20053685 A JP20053685 A JP 20053685A JP S6264272 A JPS6264272 A JP S6264272A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- input
- inverter
- frequency
- reference signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Control Of Ac Motors In General (AREA)
- Inverter Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は直流電源を用いたｐｕＭ（パルス幅変調）イン
バータの制御装置にかかり、特にＶ／Ｆ （出方電圧と
出力周波数の比）一定制御における直流電源電圧変動の
補正回路に関するものである。
バータの制御装置にかかり、特にＶ／Ｆ （出方電圧と
出力周波数の比）一定制御における直流電源電圧変動の
補正回路に関するものである。
Ｖ／Ｆ一定＃御をする内Ｓインバータの従来の一例を第
４図に示す。
４図に示す。
第４図において、出力指令設定器１で設定された出力指
令信号はＶ／Ｆ特性発生器２に入力され、その出力はＶ
Ｆ変換器３を介して周波数基準ｆ＊のパルス列に変換さ
れてマイクロプロセッサ４のクロックに入力され、内部
で処理されてＵ相およびＷ相用正弦波基準パルスｆＵ、
ｆすが出力され、それぞれ乗算形ＯＡ変換器５ａ、 ５
ｂに入力される。
令信号はＶ／Ｆ特性発生器２に入力され、その出力はＶ
Ｆ変換器３を介して周波数基準ｆ＊のパルス列に変換さ
れてマイクロプロセッサ４のクロックに入力され、内部
で処理されてＵ相およびＷ相用正弦波基準パルスｆＵ、
ｆすが出力され、それぞれ乗算形ＯＡ変換器５ａ、 ５
ｂに入力される。
一方上記乗算形ＤＡ変換器５ａ、５ｂには上記Ｖ／Ｆ特
性発生器２からの電圧基準信号ｖ＊（第６図に示すよう
にＶ町よｆ＊に比例する。）も入力されて乗算され、ア
ナログ値に変換された後さらに増幅器６ａ。
性発生器２からの電圧基準信号ｖ＊（第６図に示すよう
にＶ町よｆ＊に比例する。）も入力されて乗算され、ア
ナログ値に変換された後さらに増幅器６ａ。
６ｃで増幅されてそれぞれＵ相およびＷ相の正弦波制御
信号Ｓυ、Ｓ讐となる。
信号Ｓυ、Ｓ讐となる。
上記正弦波制御信号ＳＵ＋ ＳＷはさらに抵抗７ａ、
７ｂおよび増幅器６ｂを介してＶ相の正弦波制御信号Ｓ
νに変換され、発振器８で発生された三角波搬送波Ｔと
それぞれの比較器９ａ、 ９ｂ、 ９ ｃで比較されて
インバータのＵ相、■相、Ｗ相の各スイッチング素子を
オンオフさせるドライブ信号を出力し、これによって３
相の正弦波インバータ出力を得ている。
７ｂおよび増幅器６ｂを介してＶ相の正弦波制御信号Ｓ
νに変換され、発振器８で発生された三角波搬送波Ｔと
それぞれの比較器９ａ、 ９ｂ、 ９ ｃで比較されて
インバータのＵ相、■相、Ｗ相の各スイッチング素子を
オンオフさせるドライブ信号を出力し、これによって３
相の正弦波インバータ出力を得ている。
第７図は上記各部信号波形を示すもので、（Ａ）−は１
京、（Ｂ）はｆｕ、（Ｃ）はＴｙ ＳＬＪｗ ｓｖ、（
Ｄ）はＵ相ドライブ信号、（Ｅ）はＶ相ドライブ信号を
示している。
京、（Ｂ）はｆｕ、（Ｃ）はＴｙ ＳＬＪｗ ｓｖ、（
Ｄ）はＵ相ドライブ信号、（Ｅ）はＶ相ドライブ信号を
示している。
上記第４図の回路では周波数基準ｆ＊とドライブ信号と
が一対一で対応するので、インバータ出力電圧は主回路
入力直流電圧Ｖに比例し、従って入力直流電圧Ｖが上昇
するとＶ／Ｆ比が増大し、■が低下するとＶ／Ｆ比が減
少するという問題が生じ、特に交流電動機駆動に用いる
場合に問題となる。
が一対一で対応するので、インバータ出力電圧は主回路
入力直流電圧Ｖに比例し、従って入力直流電圧Ｖが上昇
するとＶ／Ｆ比が増大し、■が低下するとＶ／Ｆ比が減
少するという問題が生じ、特に交流電動機駆動に用いる
場合に問題となる。
インバータ出力電圧が入力電圧変動の影響を受けなくす
るには、第５図に示すように出力電圧を整流器１０で整
流し、フィードバック信号として偏差検出器１３で電圧
基準Ｖと比較し、その偏差を電圧基準Ｖに加算し、増幅
器６ｄで増幅して実際の電圧基準信号−として用いる方
法があるが、このようなフィードバック制御では入力電
圧変動が太きいとき出力電圧の不安定を招くという問題
がある。
るには、第５図に示すように出力電圧を整流器１０で整
流し、フィードバック信号として偏差検出器１３で電圧
基準Ｖと比較し、その偏差を電圧基準Ｖに加算し、増幅
器６ｄで増幅して実際の電圧基準信号−として用いる方
法があるが、このようなフィードバック制御では入力電
圧変動が太きいとき出力電圧の不安定を招くという問題
がある。
入力電圧の影響を防ぐ他の方法として、入力電圧Ｖを−
たんチョッパ回路に通して一定の直流電圧に変換し、こ
れを入１カ直流電圧として用いる方法があるが、この場
合は装置全体が大きくなって、寸法およびコストの面で
問題となる。
たんチョッパ回路に通して一定の直流電圧に変換し、こ
れを入１カ直流電圧として用いる方法があるが、この場
合は装置全体が大きくなって、寸法およびコストの面で
問題となる。
本発明は、入力電圧の変動にかかわらず交流出力電圧を
一定に保持するＶ／Ｆ制御ＰｌＩＭインバータの制御装
置を提供することを目的としている。
一定に保持するＶ／Ｆ制御ＰｌＩＭインバータの制御装
置を提供することを目的としている。
本発明は、設定された基準周波数に対応してＶ／Ｆ一定
制御する直流電圧入力ＰＷＭインバータの制御装置にお
いて、上記基準周波数に比例する電圧基準を実際の直流
入力電圧と標準直流入力電圧との比で除算して実際の電
圧基準信号とする電圧補正回路を備え、上記基準周波数
と補正された電圧基準信号とを用いてインバータの周波
数およびパルス幅を制御し、これによって直流入力電圧
の変動にかかわらずＶ／Ｆ比を一定に保持できるように
したものである。
制御する直流電圧入力ＰＷＭインバータの制御装置にお
いて、上記基準周波数に比例する電圧基準を実際の直流
入力電圧と標準直流入力電圧との比で除算して実際の電
圧基準信号とする電圧補正回路を備え、上記基準周波数
と補正された電圧基準信号とを用いてインバータの周波
数およびパルス幅を制御し、これによって直流入力電圧
の変動にかかわらずＶ／Ｆ比を一定に保持できるように
したものである。
本発明の一実施例を第１図に示す。
第１図は従来の第４図に比べて、電圧基準信号−を主回
路入力直流電圧Ｖに応じて補正する電圧補正回路が設け
られており、他は従来の第４図と同じである。
路入力直流電圧Ｖに応じて補正する電圧補正回路が設け
られており、他は従来の第４図と同じである。
すなわち入力直流電圧Ｖは電圧検出器１１で検出され、
増幅器６ｅで増幅された後１割算器１２でＶ／Ｆ特性発
生器２の発生する基準電圧Ｖを割算し、さらに増幅器６
ｄで増幅して最終的に電圧基準信号−として、 オ − ｖｏ。
増幅器６ｅで増幅された後１割算器１２でＶ／Ｆ特性発
生器２の発生する基準電圧Ｖを割算し、さらに増幅器６
ｄで増幅して最終的に電圧基準信号−として、 オ − ｖｏ。
■
を算出してＤＡ変換器５ａ、５ｂに入力する。ここで■
。
。
は入力直流電圧Ｖの標準値（すなわちＶがそのまま−と
して使用できる入力直流電圧）である。
して使用できる入力直流電圧）である。
第２図はＶ＞Ｖｏの場合のＶとＶ＊の関係を示している
。
。
このように人力直流電圧Ｖに応じて電圧基準信号Ｖ＊を
補正すると、入力直流電圧Ｖが標準値ｖ０より高いとき
はそれに反比例して電圧基準信号Ｖ木が低下し、各正弦
波制御信号Ｓυ？ ＳＶ＊ ＳＶの波高値も小さくなり
、各相のドライブ信号のオン期間が入力直流電圧Ｖに反
比例して小さくなり、結局インバータの出力電圧は入力
直流電圧Ｖの変動にかかわらず周波数基準ｆｘに比例し
て一定に保持され、Ｖ／Ｆ一定制御が安定に行われる。
補正すると、入力直流電圧Ｖが標準値ｖ０より高いとき
はそれに反比例して電圧基準信号Ｖ木が低下し、各正弦
波制御信号Ｓυ？ ＳＶ＊ ＳＶの波高値も小さくなり
、各相のドライブ信号のオン期間が入力直流電圧Ｖに反
比例して小さくなり、結局インバータの出力電圧は入力
直流電圧Ｖの変動にかかわらず周波数基準ｆｘに比例し
て一定に保持され、Ｖ／Ｆ一定制御が安定に行われる。
第３図は本発明の他の実施例を示すもので、この場合は
インバータの出力電圧を整流器１０を通してフィードバ
ックし、電圧基準Ｖとの偏差を偏差検出＠１３で取出し
て割算器１２の出力に加算しており、これによって直流
入力電圧変動以外の要因によるインバータ出力電圧の変
動も抑制し、さらに安定した出力電圧が得られるように
している。
インバータの出力電圧を整流器１０を通してフィードバ
ックし、電圧基準Ｖとの偏差を偏差検出＠１３で取出し
て割算器１２の出力に加算しており、これによって直流
入力電圧変動以外の要因によるインバータ出力電圧の変
動も抑制し、さらに安定した出力電圧が得られるように
している。
以上説明したように本発明によれば、直流入力電圧の変
動に応じて同じ周波数基準に対応する電圧基準信号を補
正してＰＷＨにおけるパルス幅を変える簡単な補正回路
を追加するだけで、直流入ヵ電圧の変動にかかわらずＶ
／Ｆ比を一定に保持できる合理的なＰｌｉ１Ｍインバー
タの制御装置が実現できる。
動に応じて同じ周波数基準に対応する電圧基準信号を補
正してＰＷＨにおけるパルス幅を変える簡単な補正回路
を追加するだけで、直流入ヵ電圧の変動にかかわらずＶ
／Ｆ比を一定に保持できる合理的なＰｌｉ１Ｍインバー
タの制御装置が実現できる。
第１図は本発明の一実施例を示すブロック図、第２図は
第１図における電圧基準補正回路の動作を示す特性図、
第３図は本発明の他の実施例を示すブロック図、第４図
および第５図はそれぞれ従来の制御装置の一例を示すブ
ロック図、第６図は第４図における周波数基準信号と電
圧基準信号との関係を示す特性図、第７図はＰｖＭ制御
における各部波形図である。 １ 出力指令設定器 ２ Ｖ／Ｆ特性発生器 ３ ＶＦ変換器 ４ マイクロプロセッサ ５ａ、５ｂ 乗算形ＤＡ変換器 ６８〜６ｅ 増幅器 ８ 発振器 ９ａ、 ９ｂ、 ９ｃ 比較器 １０ 整流器 １１ 電圧検出器 １２ 割算器 １３ 偏差検出器 （８７３３）代理人 弁理士 猪 股 祥 晃（ほか
１名）第 ２ 図 茅３図 茅６図 第 ７ 区
第１図における電圧基準補正回路の動作を示す特性図、
第３図は本発明の他の実施例を示すブロック図、第４図
および第５図はそれぞれ従来の制御装置の一例を示すブ
ロック図、第６図は第４図における周波数基準信号と電
圧基準信号との関係を示す特性図、第７図はＰｖＭ制御
における各部波形図である。 １ 出力指令設定器 ２ Ｖ／Ｆ特性発生器 ３ ＶＦ変換器 ４ マイクロプロセッサ ５ａ、５ｂ 乗算形ＤＡ変換器 ６８〜６ｅ 増幅器 ８ 発振器 ９ａ、 ９ｂ、 ９ｃ 比較器 １０ 整流器 １１ 電圧検出器 １２ 割算器 １３ 偏差検出器 （８７３３）代理人 弁理士 猪 股 祥 晃（ほか
１名）第 ２ 図 茅３図 茅６図 第 ７ 区
Claims (1)
- 設定された基準周波数に対応してＶ／Ｆ一定制御する直
流電圧入力ＰＷＭインバータの制御装置において、上記
基準周波数に比例する電圧基準を実際の直流入力電圧と
標準直流入力電圧との比で除算して実際の電圧基準信号
とする電圧補正回路を備え、上記基準周波数と補正され
た電圧基準信号とを用いてインバータの周波数およびパ
ルス幅を制御することを特徴とするＰＷＭインバータの
制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60200536A JPS6264272A (ja) | 1985-09-12 | 1985-09-12 | Ｐｗｍインバ−タの制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60200536A JPS6264272A (ja) | 1985-09-12 | 1985-09-12 | Ｐｗｍインバ−タの制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6264272A true JPS6264272A (ja) | 1987-03-23 |
Family
ID=16425937
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60200536A Pending JPS6264272A (ja) | 1985-09-12 | 1985-09-12 | Ｐｗｍインバ−タの制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6264272A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01174275A (ja) * | 1987-12-28 | 1989-07-10 | Toshiba Corp | 電力変換装置の制御装置 |
-
1985
- 1985-09-12 JP JP60200536A patent/JPS6264272A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01174275A (ja) * | 1987-12-28 | 1989-07-10 | Toshiba Corp | 電力変換装置の制御装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4816985A (en) | Apparatus for controlling an alternating current power supply | |
| JP5323426B2 (ja) | 電力変換装置 | |
| JPS6139708A (ja) | パルス幅変調アンプにおける電源電圧変動補正方法 | |
| JP3286046B2 (ja) | 電力変換装置の制御方法 | |
| JPH0789742B2 (ja) | 電力変換装置 | |
| JPH05176553A (ja) | 無停電電源装置のインバータ制御方法及び無停電電源装置 | |
| JPH0731152A (ja) | Ｐｗｍコンバータにおける力率一定制御方法 | |
| JP3107293B2 (ja) | 電動機の速度制御装置 | |
| JP3328094B2 (ja) | Ｄｃ／ｄｃコンバータ | |
| JPH0748951B2 (ja) | 電力変換装置 | |
| JP2903444B2 (ja) | Ｐｗｍインバータ装置 | |
| JPS6077697A (ja) | 交流電動機の速度制御装置 | |
| JPH11127589A (ja) | 電動機の速度制御装置 | |
| JP3396126B2 (ja) | 電力変換器の制御装置 | |
| JP3407550B2 (ja) | Ｐｗｍコンバータ装置の起動回路 | |
| JPH0245811A (ja) | 交流定電圧装置 | |
| JP3590175B2 (ja) | Ｐｗｍコンバ−タ | |
| JPH10285943A (ja) | 電力変換装置 | |
| JPH02237469A (ja) | Ｐｗｍ制御による電源装置 | |
| JPS61128768A (ja) | スイツチングレギユレ−タ | |
| JPH06209572A (ja) | 電力変換装置におけるスイッチング素子の保護装置 | |
| JPH0746072Y2 (ja) | インバ−タの出力電圧補償回路 | |
| JPH09285128A (ja) | 静止型電力変換装置 | |
| JPH0739350Y2 (ja) | インバータの制御装置 | |
| JPH062477Y2 (ja) | 電力変換器の制御装置 |