JPS626480A - メモリモジユ−ル - Google Patents
メモリモジユ−ルInfo
- Publication number
- JPS626480A JPS626480A JP60143495A JP14349585A JPS626480A JP S626480 A JPS626480 A JP S626480A JP 60143495 A JP60143495 A JP 60143495A JP 14349585 A JP14349585 A JP 14349585A JP S626480 A JPS626480 A JP S626480A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- package memory
- package
- data
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Controls And Circuits For Display Device (AREA)
- Semiconductor Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[発明の技術分野]
本発明は、例えばワードプロセッサに用いられる漢字の
文字パターンを発生させるメモリモジュールに関する。
文字パターンを発生させるメモリモジュールに関する。
[発明の技術的背景とその問題点]
従来からマスクROMは、たとえばワードプロセッサの
漢字の文字パターンを発生さぼる固定メモリとして多用
されている。
漢字の文字パターンを発生さぼる固定メモリとして多用
されている。
通常、このマスクROMを実装してメモリモジュールを
構成する場合には、マスクROMのペアチップをパッケ
ージ内に実装し封止することが行なわれている。
構成する場合には、マスクROMのペアチップをパッケ
ージ内に実装し封止することが行なわれている。
そしてこのような漢字の文字パターンを発生させるメモ
リモジュールは、一般にJIS第1、第2水準に準じた
漢字の文字パターンが記憶されており、それ以外の文字
いわゆる外字の文字パターンは、別のメモリの記憶させ
る必要がある。
リモジュールは、一般にJIS第1、第2水準に準じた
漢字の文字パターンが記憶されており、それ以外の文字
いわゆる外字の文字パターンは、別のメモリの記憶させ
る必要がある。
従来からこのような外字の文字パターンは、フロッピー
ディスク等の外部メモリに記憶されていて、外字を必要
とする時に外部メモリからワードプロセッサのRAMに
転送してアクセスすることにより、発生させることが行
なわれていた。
ディスク等の外部メモリに記憶されていて、外字を必要
とする時に外部メモリからワードプロセッサのRAMに
転送してアクセスすることにより、発生させることが行
なわれていた。
しかしながらこのような方法では、近年開発された携帯
用ワードプロセッサ等の小型軽量化されたタイプにおい
て、フロッピーディスクを装着することは消費電力や型
開の面から不可能である。
用ワードプロセッサ等の小型軽量化されたタイプにおい
て、フロッピーディスクを装着することは消費電力や型
開の面から不可能である。
したがってこのような携帯用ワードプロセッサ等におい
ては、外字の文字パターンを含んだマスりROMを要求
に応じて開発してそのマスクROMをメモリモジュール
に実装することが行なわれていた。
ては、外字の文字パターンを含んだマスりROMを要求
に応じて開発してそのマスクROMをメモリモジュール
に実装することが行なわれていた。
しかしながらこのようなメモリモジュールにおいては、
価格面および製作納期の面で非常に問題があプた。
価格面および製作納期の面で非常に問題があプた。
[発明の目的]
本発明はこのような問題を解決するためになされたもの
で、プログラムやデータ等の書込みができ、かつ小型軒
昂化され容易に製作可能なメモリモジュールを提供する
ことを目的としている。
で、プログラムやデータ等の書込みができ、かつ小型軒
昂化され容易に製作可能なメモリモジュールを提供する
ことを目的としている。
[発明の概要]
すなわち本発明メモリモジュールは、基板上にマスクR
OMを内装した第1のパッケージメモリを実装し、前記
第1のパッケージメモリ上に着脱可能に書込み可能なマ
スクROMを内装した第2のパッケージメモリを実装し
、前記第1のパッケージメモリと前記第2のパッケージ
メモリとを動作切換えの機能を有する端子を除いて導通
させてなることにより、プログラムやデータ等の書込み
を可能とし、かつ小型軒昂化され容易に製作できるよう
にしたものである。
OMを内装した第1のパッケージメモリを実装し、前記
第1のパッケージメモリ上に着脱可能に書込み可能なマ
スクROMを内装した第2のパッケージメモリを実装し
、前記第1のパッケージメモリと前記第2のパッケージ
メモリとを動作切換えの機能を有する端子を除いて導通
させてなることにより、プログラムやデータ等の書込み
を可能とし、かつ小型軒昂化され容易に製作できるよう
にしたものである。
[発明の実施例1
以下、本発明の実施例の訂細を図面に基づいて説明する
。
。
第1図は本発明の一実施例を説明するだめの図、第2図
は一実施例の回路構成を示す図、第3図は一実施例のメ
モリモジュールの端子の配列を示ず図である。
は一実施例の回路構成を示す図、第3図は一実施例のメ
モリモジュールの端子の配列を示ず図である。
この実施例のメモリモジュールは、第1図に示すように
、基板(図示せず)上に記憶容けが1MビットでJIS
第1水準の漢字の文字パターン(以下単にデータとよぶ
)が記憶されたマスクROMを内装した第1のパッケー
ジメモリ1を実装し、この第1のパッケージメモリ1上
にこの第1のパッケージメモリ1のICソケット2を介
して記憶容最が256にビットで外字のデータが記憶さ
れた紫外線消去型のEPROMを内装した第2のパッケ
ージメモリ3を実装し、第1のパッケージメモリ1の外
部入出力端子4.4・・・4と第2のパッケージメモリ
3の外部入出力端子5.5・・・5との動作の切換えの
機能を有する端子を除いてこのICソケット2を介して
同一の機能を有する端子間が導通される。
、基板(図示せず)上に記憶容けが1MビットでJIS
第1水準の漢字の文字パターン(以下単にデータとよぶ
)が記憶されたマスクROMを内装した第1のパッケー
ジメモリ1を実装し、この第1のパッケージメモリ1上
にこの第1のパッケージメモリ1のICソケット2を介
して記憶容最が256にビットで外字のデータが記憶さ
れた紫外線消去型のEPROMを内装した第2のパッケ
ージメモリ3を実装し、第1のパッケージメモリ1の外
部入出力端子4.4・・・4と第2のパッケージメモリ
3の外部入出力端子5.5・・・5との動作の切換えの
機能を有する端子を除いてこのICソケット2を介して
同一の機能を有する端子間が導通される。
つまり第2図に示すように、第1および第2のパッケー
ジメモリ1.3において、Icソケット2を介して、書
込まれたデータを呼び出すための2値化された電気信号
(以下単に信号と呼ぶ)が入力される第1のパッケージ
メモリ1のアドレス入力端子4Ao〜4A14と第2の
パッケージメモリ3のアドレス入力端子5Ao〜5A1
.とが導通され、書込まれたデータを信号として出力す
る第1のパッケージメモリ1のデータ出力端子4Do〜
4D7と第2のパッケージメモリ3のデータ出力端子5
Do〜5D7とが導通され、電力を供給するための第1
のパッケージメモリ1の供電端子4Vooと第2のパッ
ケージメモリ3の供電端子5VPPとが導通される。
ジメモリ1.3において、Icソケット2を介して、書
込まれたデータを呼び出すための2値化された電気信号
(以下単に信号と呼ぶ)が入力される第1のパッケージ
メモリ1のアドレス入力端子4Ao〜4A14と第2の
パッケージメモリ3のアドレス入力端子5Ao〜5A1
.とが導通され、書込まれたデータを信号として出力す
る第1のパッケージメモリ1のデータ出力端子4Do〜
4D7と第2のパッケージメモリ3のデータ出力端子5
Do〜5D7とが導通され、電力を供給するための第1
のパッケージメモリ1の供電端子4Vooと第2のパッ
ケージメモリ3の供電端子5VPPとが導通される。
また動作の切換えを行なう信号が入力される第1のパッ
ケージメモリ1のチップイネーブル入出力端子4CE+
と第2のパッケージメモリ3のチップイネーブル入出力
端子5σ了]とは導通されず、第2のパッケージメモリ
3のチップイネーブル入出力端子50E2は第1のパッ
ケージメモリ1のICソケット2を介して、第1のパッ
ケージメモリ1の独立した外部入出力端子4コーに導通
される。
ケージメモリ1のチップイネーブル入出力端子4CE+
と第2のパッケージメモリ3のチップイネーブル入出力
端子5σ了]とは導通されず、第2のパッケージメモリ
3のチップイネーブル入出力端子50E2は第1のパッ
ケージメモリ1のICソケット2を介して、第1のパッ
ケージメモリ1の独立した外部入出力端子4コーに導通
される。
また第1のパッケージメモリ1の外部入出力端子4.4
・・・4は、第3図に示すように、それぞれ所定の位置
に配列されている。
・・・4は、第3図に示すように、それぞれ所定の位置
に配列されている。
このように構成された本実施例のメモリモジュールにお
いて、JIS第1水準の漢字のデータが読み出される場
合には、第1のパッケージメモリ1のマスクROMを動
作するようにチップイネーブル入出力端子4の−から信
号が入力され、このマスクROMが動作し、アドレス入
力端子4AO〜4A+sからそのデータを呼び出す信号
が入力され、このマスクROMから読み出されたデータ
の信号がデータ出力端子4Do〜4D7から出力される
。
いて、JIS第1水準の漢字のデータが読み出される場
合には、第1のパッケージメモリ1のマスクROMを動
作するようにチップイネーブル入出力端子4の−から信
号が入力され、このマスクROMが動作し、アドレス入
力端子4AO〜4A+sからそのデータを呼び出す信号
が入力され、このマスクROMから読み出されたデータ
の信号がデータ出力端子4Do〜4D7から出力される
。
またJIS第1水準の漢字以外の外字のデータが読み出
される場合には、第2のパッケージメ[す3の紫外線消
去型のEPROMを動作するように第1のパッケージメ
rす1のチップイネーブル入出力端子4の下から信号が
入力され、第1のパッケージメモリ1のICソケット2
を介して第2のパッケージメモリ3のチップイネーブル
入力端子5CE2に入ツノされ、紫外線消去型のEPR
OMにこの信号が入力され動作し、第1のパッケージメ
モリ1のアドレス入力端子4Ao〜4A+4からこのデ
ータを呼び出づ゛信号が入力され、第1のパッケージメ
モリ1のICソケツ1−2を介して第2のパッケージメ
モリ3のアドレス入力端子5Δ0〜5A14に入力され
、紫外線消去型のEFROMにこの信号が入力される。
される場合には、第2のパッケージメ[す3の紫外線消
去型のEPROMを動作するように第1のパッケージメ
rす1のチップイネーブル入出力端子4の下から信号が
入力され、第1のパッケージメモリ1のICソケット2
を介して第2のパッケージメモリ3のチップイネーブル
入力端子5CE2に入ツノされ、紫外線消去型のEPR
OMにこの信号が入力され動作し、第1のパッケージメ
モリ1のアドレス入力端子4Ao〜4A+4からこのデ
ータを呼び出づ゛信号が入力され、第1のパッケージメ
モリ1のICソケツ1−2を介して第2のパッケージメ
モリ3のアドレス入力端子5Δ0〜5A14に入力され
、紫外線消去型のEFROMにこの信号が入力される。
そしてこの紫外線消去型のEPROMから読みだされた
データの信号が第2のパッケージメモリ3のデータ出力
端子5Do〜5D7から出力され、第1のパッケ−ジメ
モリ1のICソケット2を介して第1のパッケージメモ
リ1のデータ出力端子4Do〜41)lから出力される
。
データの信号が第2のパッケージメモリ3のデータ出力
端子5Do〜5D7から出力され、第1のパッケ−ジメ
モリ1のICソケット2を介して第1のパッケージメモ
リ1のデータ出力端子4Do〜41)lから出力される
。
したがって上)ホしたメモリモジュールによれば、JI
S第1水準の漢字のデータ以外の外字のデータも容易に
記憶することができ、小型411fflで容易に製作で
きる。
S第1水準の漢字のデータ以外の外字のデータも容易に
記憶することができ、小型411fflで容易に製作で
きる。
なお上述した実施例において、第2のパッケージメモリ
2に紫外線消去型のEPROMが内装されていたが、本
発明はこれに限定されることなく、第2のパッケージメ
モリ2に書込みおよび消去が可能なROMを内装し、R
/W端子を第1のパッケージメモリ1のICソケット2
を介し、第1のパッケージメモリ1の外部入出力端子4
に導通すればデータの書込みが可能となる。
2に紫外線消去型のEPROMが内装されていたが、本
発明はこれに限定されることなく、第2のパッケージメ
モリ2に書込みおよび消去が可能なROMを内装し、R
/W端子を第1のパッケージメモリ1のICソケット2
を介し、第1のパッケージメモリ1の外部入出力端子4
に導通すればデータの書込みが可能となる。
[発明の効梁]
以上説明したように、本発明のメモリモジュールによれ
ばマスクROMを内装した第1のパッケージメモリ上に
@脱可能に書込み可能なROMを内装した第2のパッケ
ージメモリを実装しているので、プログラムやデータの
書込みができ、かつ小型軽量化され容易に製作できる。
ばマスクROMを内装した第1のパッケージメモリ上に
@脱可能に書込み可能なROMを内装した第2のパッケ
ージメモリを実装しているので、プログラムやデータの
書込みができ、かつ小型軽量化され容易に製作できる。
第1図は本発明の一実施例を説明するための図、第2図
は一実施例の回路構成を示す図、第3図は一実施例のメ
モリモジュールの端子の配列を示す図である。 1・・・・・・・・・第1のパッケージメモリ2・・・
・・・・・・ICソケット 3・・・・・・・・・第2のパッケージメモリ4.4・
・・4. 5.5・・・5・・・・・・外部入出力端子出願人
株式会社 東芝 代理人弁理士 須 山 佐 − 第1図 第2図
は一実施例の回路構成を示す図、第3図は一実施例のメ
モリモジュールの端子の配列を示す図である。 1・・・・・・・・・第1のパッケージメモリ2・・・
・・・・・・ICソケット 3・・・・・・・・・第2のパッケージメモリ4.4・
・・4. 5.5・・・5・・・・・・外部入出力端子出願人
株式会社 東芝 代理人弁理士 須 山 佐 − 第1図 第2図
Claims (1)
- (1)基板上にマスクROMを内装した第1のパッケー
ジメモリを実装し、前記第1のパッケージメモリ上に着
脱可能に書込み可能なマスクROMを内装した第2のパ
ッケージメモリを実装し、前記第1のパッケージメモリ
と前記第2のパッケージメモリとの動作切換えの機能を
有する端子を除いて同一の機能を有する端子を導通させ
てなることを特徴とするメモリモジュール。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60143495A JPS626480A (ja) | 1985-06-29 | 1985-06-29 | メモリモジユ−ル |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60143495A JPS626480A (ja) | 1985-06-29 | 1985-06-29 | メモリモジユ−ル |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS626480A true JPS626480A (ja) | 1987-01-13 |
Family
ID=15340037
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60143495A Pending JPS626480A (ja) | 1985-06-29 | 1985-06-29 | メモリモジユ−ル |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS626480A (ja) |
-
1985
- 1985-06-29 JP JP60143495A patent/JPS626480A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20020145920A1 (en) | Semiconductor memory device | |
| US5373467A (en) | Solid state memory device capable of providing data signals on 2N data lines or N data lines | |
| JPS626480A (ja) | メモリモジユ−ル | |
| KR960012497A (ko) | 반도체 집적회로 | |
| JPS6383845A (ja) | メモリカ−ド | |
| JPS61278099A (ja) | メモリモジユ−ル | |
| JPS62171340A (ja) | 無線装置 | |
| JPH0432089A (ja) | 半導体メモリ装置 | |
| JPH05241946A (ja) | Rom内蔵ランダムアクセスメモリ装置 | |
| JPH0529898Y2 (ja) | ||
| JPH064480Y2 (ja) | 半導体記憶装置 | |
| JPS57192152A (en) | Message communicating system | |
| JPH03129542A (ja) | 半導体記憶装置 | |
| JPS5517857A (en) | Ic memory trouble switching system | |
| JPH02276086A (ja) | 記憶装置 | |
| JPH0314151A (ja) | メモリカードを用いる情報処理システムのリセット方式 | |
| JPS5876256U (ja) | 非常通報装置 | |
| JPH01191955A (ja) | データ記憶装置 | |
| JPS58155698U (ja) | 記憶回路 | |
| JPS6039161U (ja) | 記憶保護手段を有する記憶装置 | |
| JPS6132491A (ja) | 混成集積回路 | |
| JPH02105394A (ja) | 書込み機能付romパッケージ | |
| JPH06251168A (ja) | Eprom内蔵マイコンのアドレス生成回路 | |
| JPS6230663B2 (ja) | ||
| JPS59155639U (ja) | メモリ選択装置 |