JPS626649B2 - - Google Patents
Info
- Publication number
- JPS626649B2 JPS626649B2 JP55003365A JP336580A JPS626649B2 JP S626649 B2 JPS626649 B2 JP S626649B2 JP 55003365 A JP55003365 A JP 55003365A JP 336580 A JP336580 A JP 336580A JP S626649 B2 JPS626649 B2 JP S626649B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode wiring
- ion
- ion implantation
- implanted
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/01—Manufacture or treatment
- H10D64/011—Manufacture or treatment of electrodes ohmically coupled to a semiconductor
- H10D64/0111—Manufacture or treatment of electrodes ohmically coupled to a semiconductor to Group IV semiconductors
- H10D64/0112—Manufacture or treatment of electrodes ohmically coupled to a semiconductor to Group IV semiconductors using conductive layers comprising silicides
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【発明の詳細な説明】
本発明は半導体装置の製造方法に係わり、特に
レーザー光を照射して熱処理する工程を含む半導
体装置の製造方法に関する。
レーザー光を照射して熱処理する工程を含む半導
体装置の製造方法に関する。
イオン注入法などで半導体に不純物を添加した
後、そのイオン注入中に半導体中に形成された格
子不整を回復させ、結晶格子を整えるために熱処
理が必要であることは良く知られている。従来の
この熱処理には通常の高温の炉が用いられてい
た。然るにこのような炉の中での熱処理では最初
に添加した不純物の電気的な活性化率を必ずしも
100％には到達しないことが知られている。一
方、最近、例えばエイ・ギヤツト等による1978年
発行のアプライド・フイズイツクス・レターズ誌
第32巻の276頁からの論文〔A.Gat、J.F.
Gibbons、T.J.Magee、J.Peng、V.R.Deline、P.
Williams and C.A.Evans、Jr.：“Physical and
Electrical Properties of Laser−Annealed Ion
Implanted Silicon”、Applied Phys.Lett.32、
276（1978）〕でも明らかな通り、単結晶半導体に
不純物をイオン注入し、その半導体上をレーザー
光で照射するとイオン注入損傷層の結晶性が回復
し、しかもその不純物の電気的活性化率も高い事
が報告されている。そのためレーザー熱処理法が
最近検討されるようになつた。しかしこのレーザ
ー熱処理を施すと、半導体表面が荒れ、従つてそ
の後の電極形成時のフオトレジスト工程にてフオ
トレジスト膜にピンホールが形成されやすいとい
う欠点があつた。しかもこの欠点を除去するため
にレジスト膜厚を厚くすると、微細なパターンを
形成し難いという新たな欠点も生じていた。
後、そのイオン注入中に半導体中に形成された格
子不整を回復させ、結晶格子を整えるために熱処
理が必要であることは良く知られている。従来の
この熱処理には通常の高温の炉が用いられてい
た。然るにこのような炉の中での熱処理では最初
に添加した不純物の電気的な活性化率を必ずしも
100％には到達しないことが知られている。一
方、最近、例えばエイ・ギヤツト等による1978年
発行のアプライド・フイズイツクス・レターズ誌
第32巻の276頁からの論文〔A.Gat、J.F.
Gibbons、T.J.Magee、J.Peng、V.R.Deline、P.
Williams and C.A.Evans、Jr.：“Physical and
Electrical Properties of Laser−Annealed Ion
Implanted Silicon”、Applied Phys.Lett.32、
276（1978）〕でも明らかな通り、単結晶半導体に
不純物をイオン注入し、その半導体上をレーザー
光で照射するとイオン注入損傷層の結晶性が回復
し、しかもその不純物の電気的活性化率も高い事
が報告されている。そのためレーザー熱処理法が
最近検討されるようになつた。しかしこのレーザ
ー熱処理を施すと、半導体表面が荒れ、従つてそ
の後の電極形成時のフオトレジスト工程にてフオ
トレジスト膜にピンホールが形成されやすいとい
う欠点があつた。しかもこの欠点を除去するため
にレジスト膜厚を厚くすると、微細なパターンを
形成し難いという新たな欠点も生じていた。
本発明の目的はレーザー熱処理による不純物の
電気的活性化率が高いという長所を生かしつつ、
かつ電極配線金属を容易に取り付ける技術を提供
することにある。
電気的活性化率が高いという長所を生かしつつ、
かつ電極配線金属を容易に取り付ける技術を提供
することにある。
本発明は、選択的にイオン注入法で不純物を添
加し、該イオン注入領域の少なくとも一部を覆つ
て電極配線金属を付着せしめた後、レーザー光照
射による熱処理を施すことを特徴とする半導体装
置の製造方法である。
加し、該イオン注入領域の少なくとも一部を覆つ
て電極配線金属を付着せしめた後、レーザー光照
射による熱処理を施すことを特徴とする半導体装
置の製造方法である。
本発明の原理は適切な電極配線材料を付着せし
め、パターンを形成した後でレーザー光照射によ
る熱処理を行うことにより、結晶性の回復と共に
良好なオーミツク接触抵抗を有する電極配線を持
つ半導体装置が製造できるという発見に基づく。
め、パターンを形成した後でレーザー光照射によ
る熱処理を行うことにより、結晶性の回復と共に
良好なオーミツク接触抵抗を有する電極配線を持
つ半導体装置が製造できるという発見に基づく。
次に本発明の実施例を図面を参照して説明す
る。
る。
先ず第１図Ａに示したように、例えば４Ω・cm
のｐ型シリコンウエハ１１上に通常の方法で１μ
ｍの二酸化硅素膜１２を形成し、選択的に不純物
を添加する場所の該二酸化硅素膜１２を通常のフ
オトエツチング法で除去して孔１３を形成する。
次いでやはり通常のイオン注入装置を用い、例え
ば31P+イオンを100keVで1015／cm2ほど注入する。
この時残されている二酸化硅素膜１２はイオン注
入のマスクとなり、第１図Ｂのようにイオン注入
領域１４が形成される。この状態ではイオン注入
領域１４はイオン注入時の照射損傷のため格子不
整を生じ、高抵抗であり、電気的には注入された
不純物は不活性である。その後このウエハ上に例
えば、多結晶シリコン１５を約1000Å付着させ、
次いでモリブデン１６を約3000Å付着させて、通
常のフオトエツチング法で不要な部分のモリブデ
ンとその下の多結晶シリコンを除去し、第１図Ｃ
に示すような電極配線パターンを形成する。その
後、例えば波長4880Åのアルゴンイオンレーザー
光を10Wの強度にし、80mmのレンズで絞り、走査
速度３cm／秒走査線幅20μｍにして照射した。こ
の処理を行うと、第１図Ｄに示したように、第１
図Ｃのモリブデン１６と多結晶シリコン１５とが
反応し非化学量論的組成ではあるがモリブデンシ
リサイド１７になる。しかもイオン注入領域１４
の不純物Ｐは電気的に活性となりｎ形領域１８を
形成する。このようにして不純物を添加した領域
に電極を取り付けつつ、かつその不純物の電気的
活性化率をレーザー熱処理により高めることが可
能となる。
のｐ型シリコンウエハ１１上に通常の方法で１μ
ｍの二酸化硅素膜１２を形成し、選択的に不純物
を添加する場所の該二酸化硅素膜１２を通常のフ
オトエツチング法で除去して孔１３を形成する。
次いでやはり通常のイオン注入装置を用い、例え
ば31P+イオンを100keVで1015／cm2ほど注入する。
この時残されている二酸化硅素膜１２はイオン注
入のマスクとなり、第１図Ｂのようにイオン注入
領域１４が形成される。この状態ではイオン注入
領域１４はイオン注入時の照射損傷のため格子不
整を生じ、高抵抗であり、電気的には注入された
不純物は不活性である。その後このウエハ上に例
えば、多結晶シリコン１５を約1000Å付着させ、
次いでモリブデン１６を約3000Å付着させて、通
常のフオトエツチング法で不要な部分のモリブデ
ンとその下の多結晶シリコンを除去し、第１図Ｃ
に示すような電極配線パターンを形成する。その
後、例えば波長4880Åのアルゴンイオンレーザー
光を10Wの強度にし、80mmのレンズで絞り、走査
速度３cm／秒走査線幅20μｍにして照射した。こ
の処理を行うと、第１図Ｄに示したように、第１
図Ｃのモリブデン１６と多結晶シリコン１５とが
反応し非化学量論的組成ではあるがモリブデンシ
リサイド１７になる。しかもイオン注入領域１４
の不純物Ｐは電気的に活性となりｎ形領域１８を
形成する。このようにして不純物を添加した領域
に電極を取り付けつつ、かつその不純物の電気的
活性化率をレーザー熱処理により高めることが可
能となる。
第２図は本発明の効果を示すために、電極材料
を付着せしめる前にレーザー光を照射した時の試
料の断面を模式図的に示したものである。イオン
注入領域はｎ形領域１８′に変つているが、その
表面２１が非常に荒れているため、その上に電極
材料２２を付着せしめてもその凹凸により次に続
くフオトレジスト工程でレジストにピンホールが
生じ易く、電極配線パターン形成時に電極材料に
ピンホール２３が生じたり断線部２４が生じてし
まう。本発明では第１図Ｃの段階ではイオン注入
領域１４の表面はせいぜい格子不整が生じている
のみで、第１図Ｃのように、直接レーザー熱処理
をした場合の第２図に比較して極めて平坦なの
で、このような問題は生じず、かつフオトレジス
ト膜も薄くて済むので微細加工に適する。第３図
Ａ，Ｂは従来技術を示す２つのサンプルのそれぞ
れの電子顕微鏡写真である。すなわちイオン注入
領域（写真の凹部の底面）にレーザ照射した後
に、シリコン膜とこの上のアルミニウム膜からな
る電極配線を形成し場合である。同写真から明ら
かのようにイオン注入領域の表面（写真の凹部の
底面）は平坦となつておらず大きく凹凸している
ことがわかる。尚、同サンプル作成を容易とする
ために電極配線金属はその表面よりエツチングと
し、残つた配線部分（主としてシリコン膜）が白
色で示されている。又、写真の凹部の側面はシリ
コン酸化膜である。
を付着せしめる前にレーザー光を照射した時の試
料の断面を模式図的に示したものである。イオン
注入領域はｎ形領域１８′に変つているが、その
表面２１が非常に荒れているため、その上に電極
材料２２を付着せしめてもその凹凸により次に続
くフオトレジスト工程でレジストにピンホールが
生じ易く、電極配線パターン形成時に電極材料に
ピンホール２３が生じたり断線部２４が生じてし
まう。本発明では第１図Ｃの段階ではイオン注入
領域１４の表面はせいぜい格子不整が生じている
のみで、第１図Ｃのように、直接レーザー熱処理
をした場合の第２図に比較して極めて平坦なの
で、このような問題は生じず、かつフオトレジス
ト膜も薄くて済むので微細加工に適する。第３図
Ａ，Ｂは従来技術を示す２つのサンプルのそれぞ
れの電子顕微鏡写真である。すなわちイオン注入
領域（写真の凹部の底面）にレーザ照射した後
に、シリコン膜とこの上のアルミニウム膜からな
る電極配線を形成し場合である。同写真から明ら
かのようにイオン注入領域の表面（写真の凹部の
底面）は平坦となつておらず大きく凹凸している
ことがわかる。尚、同サンプル作成を容易とする
ために電極配線金属はその表面よりエツチングと
し、残つた配線部分（主としてシリコン膜）が白
色で示されている。又、写真の凹部の側面はシリ
コン酸化膜である。
一方、第４図Ａ，Ｂは第１図に示す実施例の２
つのサンプルのそれぞれの電子顕微鏡写真であ
る。すなわちイオン注入領域（写真の凹部の底
面）にレーザを照射しないで第１図Ｃのように電
極配線金属を設け、しかる後にレーザ照射をした
場合である。同写真から明らかのようにイオン注
入領域の表面（写真の凹部の底面）は平坦となつ
ていることがわかる。尚、同サンプルを作成する
際に電極配線金属であるモリブデンシリサイドを
除去した。しかしこのモリブデンシリサイドはシ
リコン基板表面（イオン注入領域表面）と反応を
おこしているので全部は除去せず薄く残余させ
た。写真において凹部の底面も含めて表面全体が
白色となつているのが薄く残余したモリブデンシ
リサイドである。尚、凹部の側面はシリコン酸化
膜である。
つのサンプルのそれぞれの電子顕微鏡写真であ
る。すなわちイオン注入領域（写真の凹部の底
面）にレーザを照射しないで第１図Ｃのように電
極配線金属を設け、しかる後にレーザ照射をした
場合である。同写真から明らかのようにイオン注
入領域の表面（写真の凹部の底面）は平坦となつ
ていることがわかる。尚、同サンプルを作成する
際に電極配線金属であるモリブデンシリサイドを
除去した。しかしこのモリブデンシリサイドはシ
リコン基板表面（イオン注入領域表面）と反応を
おこしているので全部は除去せず薄く残余させ
た。写真において凹部の底面も含めて表面全体が
白色となつているのが薄く残余したモリブデンシ
リサイドである。尚、凹部の側面はシリコン酸化
膜である。
尚、本実施例では半導体としてシリコン、電極
材料としてモリブデンと多結晶シリコンとの組合
せで説明したがこれは他の半導体、他の配線材料
でもよい。又、本発明では二酸化硅素膜１２に孔
１３を作つて下のシリコン１１を露出してイオン
注入を施したが、これは二酸化硅素膜１２を通し
てイオン注入してもよく、又、絶縁膜も単に二酸
化硅素に限定されるものでもない。
材料としてモリブデンと多結晶シリコンとの組合
せで説明したがこれは他の半導体、他の配線材料
でもよい。又、本発明では二酸化硅素膜１２に孔
１３を作つて下のシリコン１１を露出してイオン
注入を施したが、これは二酸化硅素膜１２を通し
てイオン注入してもよく、又、絶縁膜も単に二酸
化硅素に限定されるものでもない。
第１図ＡからＤ迄の図は本発明の典型的な実施
例の工程を順次示す断面図であり、第２図は本発
明の実施例の効果を示すための従来の方法により
作製した試料の断面図であり、第３図は電子顕微
鏡写真によつて示された従来技術の構造をあらわ
す図であり、第４図は電子顕微鏡写真によつて示
された本発明の実施例の構造を示す図である。 尚図に於て、１１…ｐ型シリコン、１２…二酸
化硅素膜、１３…選択的に形成された孔、１４…
イオン注入領域、１５…多結晶シリコン、１６…
モリブデン、１７…非化学量論的組成のモリブデ
ンシリサイド電極配線、１８，１８′…ｎ型領
域、２１…ｎ型領域の表面、２２…電極配線、２
３…ピンホール、２４…断線部分である。
例の工程を順次示す断面図であり、第２図は本発
明の実施例の効果を示すための従来の方法により
作製した試料の断面図であり、第３図は電子顕微
鏡写真によつて示された従来技術の構造をあらわ
す図であり、第４図は電子顕微鏡写真によつて示
された本発明の実施例の構造を示す図である。 尚図に於て、１１…ｐ型シリコン、１２…二酸
化硅素膜、１３…選択的に形成された孔、１４…
イオン注入領域、１５…多結晶シリコン、１６…
モリブデン、１７…非化学量論的組成のモリブデ
ンシリサイド電極配線、１８，１８′…ｎ型領
域、２１…ｎ型領域の表面、２２…電極配線、２
３…ピンホール、２４…断線部分である。
Claims (1)
- １ 半導体基板の一主面上に開孔を有する絶縁膜
を形成する工程と、前記開孔を通して前記半導体
基板にイオン注入法で選択的に不純物を添加して
イオン注入領域を形成する工程と、前記開孔内に
おいて前記イオン注入領域に付着せる電極配線金
属を形成する工程と、しかる後に前記電極配線金
属上からレーザ光照射による熱処理を施し、該電
極配線金属下の前記イオン注入された不純物を電
気的に活性化する工程とを有することを特徴とす
る半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP336580A JPS56100427A (en) | 1980-01-16 | 1980-01-16 | Manufacture of semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP336580A JPS56100427A (en) | 1980-01-16 | 1980-01-16 | Manufacture of semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS56100427A JPS56100427A (en) | 1981-08-12 |
| JPS626649B2 true JPS626649B2 (ja) | 1987-02-12 |
Family
ID=11555312
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP336580A Granted JPS56100427A (en) | 1980-01-16 | 1980-01-16 | Manufacture of semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS56100427A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6384024A (ja) * | 1986-09-26 | 1988-04-14 | Seiko Epson Corp | 半導体装置の製造方法 |
| JP5187771B2 (ja) * | 2009-12-11 | 2013-04-24 | 株式会社日本製鋼所 | 半導体基板の製造方法およびレーザアニール装置 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS51130184A (en) * | 1975-05-06 | 1976-11-12 | Matsushita Electric Ind Co Ltd | Semiconductor ic resistance element process |
| JPS5691460A (en) * | 1979-12-25 | 1981-07-24 | Seiko Epson Corp | Manufacturing of dispersion layer resistor |
-
1980
- 1980-01-16 JP JP336580A patent/JPS56100427A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS56100427A (en) | 1981-08-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5244828A (en) | Method of fabricating a quantum device | |
| US4398341A (en) | Method of fabricating a highly conductive structure | |
| JPH01187814A (ja) | 薄膜半導体装置の製造方法 | |
| DE112018005967T5 (de) | Verfahren und anordnung für ohmschen kontakt in verdünnten siliciumcarbidvorrichtungen | |
| US4551907A (en) | Process for fabricating a semiconductor device | |
| JPS5891621A (ja) | 半導体装置の製造方法 | |
| CN100570835C (zh) | 金属-绝缘体-半导体器件的制造方法 | |
| JPH0799335A (ja) | 半導体膜の除去加工方法及び光起電力素子の製造方法 | |
| JP3431653B2 (ja) | Ｍｉｓ型半導体装置の作製方法 | |
| JP3182226B2 (ja) | 導電性多結晶シリコン膜の製造方法 | |
| JPS6159820A (ja) | 半導体装置の製造方法 | |
| JPH0410221B2 (ja) | ||
| JP2670465B2 (ja) | 微細加工方法 | |
| EP0308588B1 (en) | Semiconductor-on-insulator fabrication method | |
| JPS63265464A (ja) | 半導体装置の製造方法 | |
| JPS6017911A (ja) | 半導体装置の製造方法 | |
| JPS583252A (ja) | 半導体集積回路装置 | |
| JPS5934626A (ja) | 半導体膜形成方法 | |
| JPS6314435A (ja) | 微細構造形成方法 | |
| JPS628012B2 (ja) | ||
| JPS6327857B2 (ja) | ||
| JPS5918629A (ja) | 半導体装置の製造方法 | |
| JPS6066474A (ja) | 半導体装置の製造方法 | |
| JPS60213045A (ja) | 半導体装置の製造方法 | |
| JPH09199502A (ja) | 半導体装置の製造方法 |