JPS628012B2 - - Google Patents
Info
- Publication number
- JPS628012B2 JPS628012B2 JP56008817A JP881781A JPS628012B2 JP S628012 B2 JPS628012 B2 JP S628012B2 JP 56008817 A JP56008817 A JP 56008817A JP 881781 A JP881781 A JP 881781A JP S628012 B2 JPS628012 B2 JP S628012B2
- Authority
- JP
- Japan
- Prior art keywords
- dielectric layer
- layer
- semiconductor
- thin
- oxide film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P95/00—Generic processes or apparatus for manufacture or treatments not covered by the other groups of this subclass
- H10P95/90—Thermal treatments, e.g. annealing or sintering
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Recrystallisation Techniques (AREA)
Description
【発明の詳細な説明】
この発明はシリコン基板などの半導体ウエハ表
面上の半導体多結晶層などの被着層をレーザービ
ームで照射加熱しながら走査する工程を含む半導
体装置の製造方法に関するものである。
面上の半導体多結晶層などの被着層をレーザービ
ームで照射加熱しながら走査する工程を含む半導
体装置の製造方法に関するものである。
従来、レーザーアニール法を用いて、半導体ウ
エハ表面上に被着した多結晶シリコン層などの被
着層を低抵抗化する場合、この多結晶シリコン層
などの被着層を全面にわたつてレーザービームで
照射加熱したのち、所望のパターンをもつよう
に、レジストパターニングおよびエツチングを行
なうものである。
エハ表面上に被着した多結晶シリコン層などの被
着層を低抵抗化する場合、この多結晶シリコン層
などの被着層を全面にわたつてレーザービームで
照射加熱したのち、所望のパターンをもつよう
に、レジストパターニングおよびエツチングを行
なうものである。
しかしながら、この多結晶シリコンなどの被着
層の下に形成する下地誘電体層、例えば厚い酸化
膜（フイールド）、薄い酸化膜（ゲート）および
シリコン面の露出した場所（直接コンタクト）な
どは様々な縦構造、および横方向に一様でない構
造をとるため、熱伝導の状態が、ウエハ全面では
均一ではない。このため、前記多結晶シリコンな
どの被着層を同一のレーザーパワーで照射加熱す
ると、この被着層の受ける状態変化は非常に不均
一なものとなる。すなわち、第１図は縦軸に下地
酸化膜厚の異なる領域上に形成した多結晶シリコ
ンのシート抵抗値（Ω／□）をとり、横軸にレー
ザーパワー（Watts）をとつたものである。なお
多結晶シリコンは厚さ5000Å、100KeVで１×
1016As+／cm2をインプラしたものであり、アルゴ
ンレーザーによるアニール条件はＴsub＝400℃、
Ｘscao＝50cm／ｓ、Ｙstep＝16μｍである。第１図
に示すように、下地誘電体層である酸化膜が厚い
場合には薄い場合に比べて熱伝導が悪いので、高
いパワーのレーザービームを照射することと等価
な状態になる。イはｔpx＝500Å、ロはｔpx＝
7500Åの各特性である。このように、下地構造が
一様でない半導体装置の製造工程の中で、多結晶
シリコンなどの被着層を全面同一のレーザーパワ
ーで照射加熱しても、照射後の状態は一様でな
い。このことはその後に行なわれるパターニング
におけるエツチング速度の不均一性となつて現わ
れるため、微細パターンの形成はこれらエツチン
グ率を考慮したパターンをあらかじめ形成しなけ
ればならないなどの欠点があつた。
層の下に形成する下地誘電体層、例えば厚い酸化
膜（フイールド）、薄い酸化膜（ゲート）および
シリコン面の露出した場所（直接コンタクト）な
どは様々な縦構造、および横方向に一様でない構
造をとるため、熱伝導の状態が、ウエハ全面では
均一ではない。このため、前記多結晶シリコンな
どの被着層を同一のレーザーパワーで照射加熱す
ると、この被着層の受ける状態変化は非常に不均
一なものとなる。すなわち、第１図は縦軸に下地
酸化膜厚の異なる領域上に形成した多結晶シリコ
ンのシート抵抗値（Ω／□）をとり、横軸にレー
ザーパワー（Watts）をとつたものである。なお
多結晶シリコンは厚さ5000Å、100KeVで１×
1016As+／cm2をインプラしたものであり、アルゴ
ンレーザーによるアニール条件はＴsub＝400℃、
Ｘscao＝50cm／ｓ、Ｙstep＝16μｍである。第１図
に示すように、下地誘電体層である酸化膜が厚い
場合には薄い場合に比べて熱伝導が悪いので、高
いパワーのレーザービームを照射することと等価
な状態になる。イはｔpx＝500Å、ロはｔpx＝
7500Åの各特性である。このように、下地構造が
一様でない半導体装置の製造工程の中で、多結晶
シリコンなどの被着層を全面同一のレーザーパワ
ーで照射加熱しても、照射後の状態は一様でな
い。このことはその後に行なわれるパターニング
におけるエツチング速度の不均一性となつて現わ
れるため、微細パターンの形成はこれらエツチン
グ率を考慮したパターンをあらかじめ形成しなけ
ればならないなどの欠点があつた。
したがつて、この発明の目的は下地誘電体層の
厚さが異なつても、半導体多結晶層などの被着層
を同一のレーザーパワーで照射加熱しながら走査
しても、同一のアニール状態になり、一様なエツ
チング率、電気特性が得られるようにした半導体
装置の製造方法を提供するものである。
厚さが異なつても、半導体多結晶層などの被着層
を同一のレーザーパワーで照射加熱しながら走査
しても、同一のアニール状態になり、一様なエツ
チング率、電気特性が得られるようにした半導体
装置の製造方法を提供するものである。
このような目的を達成するため、この発明は下
地誘電体層がない領域または薄い領域上の被着層
上のみに薄い誘電体層を形成するものであり、以
下実施例を用いて詳細に説明する。
地誘電体層がない領域または薄い領域上の被着層
上のみに薄い誘電体層を形成するものであり、以
下実施例を用いて詳細に説明する。
第２図ａ〜第２図ｃはこの発明に係る半導体装
置の製造方法の一実施例を示す製造工程順の断面
図である。同図において、１は厚いフイールド酸
化膜、２は薄いゲート酸化膜、３は直接コンタク
ト領域、４はレーザービームなどの光ビームでア
ニールされるべき、半導体多結晶層としての多結
晶シリコン層、５はシリコン基板、６はこの多結
晶シリコン層４上に形成した薄い誘電体層として
の薄い酸化膜である。
置の製造方法の一実施例を示す製造工程順の断面
図である。同図において、１は厚いフイールド酸
化膜、２は薄いゲート酸化膜、３は直接コンタク
ト領域、４はレーザービームなどの光ビームでア
ニールされるべき、半導体多結晶層としての多結
晶シリコン層、５はシリコン基板、６はこの多結
晶シリコン層４上に形成した薄い誘電体層として
の薄い酸化膜である。
なお、前記厚いフイールド酸化膜１は厚い下地
誘電体層がある部分であり、薄いゲート酸化膜２
は薄い下地誘電体層がある部分であり、直接コン
タクト領域３は下地誘電体層がない部分である。
誘電体層がある部分であり、薄いゲート酸化膜２
は薄い下地誘電体層がある部分であり、直接コン
タクト領域３は下地誘電体層がない部分である。
次に、上記構成による半導体装置の製造工程に
つてい説明する。まず、第２図ａに示す被着層と
しての多結晶シリコン層４上に、第２図ｂに示す
ように、薄い誘電体層としての薄い酸化膜６を形
成する。そして、第２図ｂに示すように、フイー
ルド形成に用いたものと同じマスクを用いて、前
記薄い酸化膜６をパターニングすることにより、
下地誘電体層が厚い領域上の多結晶シリコン４上
では薄い酸化膜６を除くことができる。一方、下
地誘電体層がない領域上あるいは薄い領域上の多
結晶シリコン４上には薄い酸化膜６を形成するこ
とができる。したがつて、例えば第３図に示すよ
うに、この薄い酸化膜６の厚みを800Åに設定す
ると、この薄い酸化膜６が反射防止膜として働
き、下地誘電体層がない領域上あるいは薄い領域
上の多結晶シリコン４にはその受ける照射パワー
が他の下地誘電体層が厚い領域上の多結晶シリコ
ン４よりも強くなる。このため、下地誘電体層の
厚みにかかわらず、多結晶シリコン４を同一のア
ニール状態にすることができる。
つてい説明する。まず、第２図ａに示す被着層と
しての多結晶シリコン層４上に、第２図ｂに示す
ように、薄い誘電体層としての薄い酸化膜６を形
成する。そして、第２図ｂに示すように、フイー
ルド形成に用いたものと同じマスクを用いて、前
記薄い酸化膜６をパターニングすることにより、
下地誘電体層が厚い領域上の多結晶シリコン４上
では薄い酸化膜６を除くことができる。一方、下
地誘電体層がない領域上あるいは薄い領域上の多
結晶シリコン４上には薄い酸化膜６を形成するこ
とができる。したがつて、例えば第３図に示すよ
うに、この薄い酸化膜６の厚みを800Åに設定す
ると、この薄い酸化膜６が反射防止膜として働
き、下地誘電体層がない領域上あるいは薄い領域
上の多結晶シリコン４にはその受ける照射パワー
が他の下地誘電体層が厚い領域上の多結晶シリコ
ン４よりも強くなる。このため、下地誘電体層の
厚みにかかわらず、多結晶シリコン４を同一のア
ニール状態にすることができる。
なお、以上の実施例では熱酸化膜で薄い酸化膜
６を形成することがプロセスフロー上有利である
が、この酸化膜６の形成方法は任意の方法でよい
ことはもちろんである。また、実施例では酸化膜
６を用いたが、窒化膜によつても同様にできるこ
とはもちろんである。また、半導体多結晶層とし
て多結晶シリコンを用いたがこれに限定されない
ことはもちろんである。
６を形成することがプロセスフロー上有利である
が、この酸化膜６の形成方法は任意の方法でよい
ことはもちろんである。また、実施例では酸化膜
６を用いたが、窒化膜によつても同様にできるこ
とはもちろんである。また、半導体多結晶層とし
て多結晶シリコンを用いたがこれに限定されない
ことはもちろんである。
以上、詳細に説明したように、この発明に係る
半導体装置の製造方法によれば半導体ウエハ全面
を同一の光ビームパワーで照射し走査しながらア
ニールを行なつても、下地誘電体層の厚みにかか
わらず、半導体多結晶層を同一のアニール状態に
することができ、一様なエツチング率、電気特性
が得られるなどの効果がある。
半導体装置の製造方法によれば半導体ウエハ全面
を同一の光ビームパワーで照射し走査しながらア
ニールを行なつても、下地誘電体層の厚みにかか
わらず、半導体多結晶層を同一のアニール状態に
することができ、一様なエツチング率、電気特性
が得られるなどの効果がある。
第１図は下地酸化膜厚の異なる、あらかじめヒ
素をドープされた多結晶シリコンのシート抵抗値
（Ω／□）のレーザーパワー（Watts）依存性を
示す図、第２図はこの発明に係る半導体装置の製
造方法の一実施例を示す製造工程順の断面図、第
３図は第２図において、シリコン基板上に酸化膜
を形成した場合の反射率を波長5145Åについて計
算したものであり、酸化膜厚変化に伴つて反射率
の変化を示す図である。 １……フイールド酸化膜、２……ゲート酸化
膜、３……直接コンタクト領域、４……多結晶シ
リコン層、５……シリコン基板、６……薄い酸化
膜。なお、同一符号は同一または相当部分を示
す。
素をドープされた多結晶シリコンのシート抵抗値
（Ω／□）のレーザーパワー（Watts）依存性を
示す図、第２図はこの発明に係る半導体装置の製
造方法の一実施例を示す製造工程順の断面図、第
３図は第２図において、シリコン基板上に酸化膜
を形成した場合の反射率を波長5145Åについて計
算したものであり、酸化膜厚変化に伴つて反射率
の変化を示す図である。 １……フイールド酸化膜、２……ゲート酸化
膜、３……直接コンタクト領域、４……多結晶シ
リコン層、５……シリコン基板、６……薄い酸化
膜。なお、同一符号は同一または相当部分を示
す。
Claims (1)
- 【特許請求の範囲】 １ 半導体ウエハの主面上に形成された面方向で
厚さの異なるまた部分的に欠如した下地誘電体層
上に半導体多結晶層を被着し、この半導体多結晶
層をレーザビームで照射加熱しながら走査する工
程を含む半導体装置の製造方法において、下地誘
電体層がない領域および下地誘電体層が薄い領域
上の半導体多結晶層上のみに薄い誘電体層を形成
し、同一のレーザビームパワーで前記半導体多結
晶層を照射加熱しながら走査してアニールするこ
とを特徴とする半導体装置の製造方法。 ２ 前記薄い誘電体層は、半導体多結晶層を構成
する物質の酸化物あるいは窒化物であることを特
徴とする特許請求の範囲第１項記載の半導体装置
の製造方法。 ３ 前記薄い誘電体層は、下地誘電体層の厚い領
域の形成に用いたマスクを用いて形成することを
特徴とする特許請求の範囲第１項記載の半導体装
置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56008817A JPS57122534A (en) | 1981-01-22 | 1981-01-22 | Manufacture of semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56008817A JPS57122534A (en) | 1981-01-22 | 1981-01-22 | Manufacture of semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS57122534A JPS57122534A (en) | 1982-07-30 |
| JPS628012B2 true JPS628012B2 (ja) | 1987-02-20 |
Family
ID=11703358
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56008817A Granted JPS57122534A (en) | 1981-01-22 | 1981-01-22 | Manufacture of semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS57122534A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5893224A (ja) * | 1981-11-30 | 1983-06-02 | Toshiba Corp | 半導体単結晶膜の製造方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5548926A (en) * | 1978-10-02 | 1980-04-08 | Hitachi Ltd | Preparation of semiconductor device |
-
1981
- 1981-01-22 JP JP56008817A patent/JPS57122534A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS57122534A (en) | 1982-07-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR900000561B1 (ko) | 반도체 집적회로의 제법 및 그를 이용하여 제조된 장치 | |
| US4404735A (en) | Method for manufacturing a field isolation structure for a semiconductor device | |
| JPS6281709A (ja) | 半導体装置の製造方法 | |
| US4125426A (en) | Method of manufacturing semiconductor device | |
| JPS6359251B2 (ja) | ||
| JPH0340501B2 (ja) | ||
| JPS5891621A (ja) | 半導体装置の製造方法 | |
| JPS628012B2 (ja) | ||
| US5192680A (en) | Method for producing semiconductor device | |
| JPS5852843A (ja) | 半導体集積回路装置の製造法 | |
| JPS586306B2 (ja) | ハンドウタイソウチノ セイゾウホウホウ | |
| JPH0511668B2 (ja) | ||
| JPS6347256B2 (ja) | ||
| JP2939819B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPS58175844A (ja) | 半導体装置の製造方法 | |
| JPS626649B2 (ja) | ||
| JPS6017911A (ja) | 半導体装置の製造方法 | |
| JPS5952550B2 (ja) | 半導体装置の製造方法 | |
| JPH0237047B2 (ja) | ||
| JPH0748494B2 (ja) | 半導体装置の製造方法 | |
| JPS6014424A (ja) | 半導体装置の製造方法 | |
| JPS627142A (ja) | 半導体装置の製造方法 | |
| JPS6342406B2 (ja) | ||
| JPS6125217B2 (ja) | ||
| JPS60144931A (ja) | 半導体装置の製造方法 |